蓝牙应用由于其简单实用等原因逐渐渗透到各行各业，在满足性能要求的情况下降低功耗是蓝牙芯片设计的难点之一。本文围绕BLE(Bluetooth Low Energy)频率合成器设计，通过收发机架构选取、电流复用技术等降低功耗。　　首先，总结了BLE射频芯片的最新研究进展，指出滑动中频结构更有利于降低BLE频率合成器的功耗。　　然后，确定了BLE频率合成器的相位噪声、锁定时间和杂散强度指标;通过分析锁相环的s域模型，确定电路模块指标和行为级指标的数学关系;根据锁相环系统仿真工具确定锁相环的行为级指标和电路模块指标。　　针对正交信号产生电路，通过实现VCO和二分频器的电流复用降低整体电流损耗。解释了尾电流源对于降低电流消耗的影响，增加尾电流源后的电路在1.8V电源电压下消耗电流1.05mA，850.60MHz正交信号的相位噪声为-126dBc/Hz@1MHz。　　针对低功耗分频器，详细分析了低功耗TSPC多模分频器设计流程，采用五级2/3分频器级联实现的多模分频器的有效分频范围是32～63，在BLE频率合成器中仅消耗180uA电流。　　针对降低参考杂散，在鉴频鉴相器和电荷泵之间引入延迟单元消除电荷泵控制信号的延迟失配，在电荷泵中引入误差放大器和辅助晶体管消除电流失配，并且通过共源共栅结构降低电荷泵输出电流随输出电压的波动。同时，对误差放大器引入的反馈环路进行稳定性分析，通过引入补偿电容保持环路稳定。　　最后，对PLL环路进行电路级仿真，环路的锁定时间、参考杂散和相位噪声均满足指标要求。本文的BLE频率合成器共消耗1.66mA电流，和前沿设计结果相比，实现了0.18um工艺下的较低功耗。