论文部分内容阅读
本论文采用CMOS工艺实现了无线接收机射频前端的关键模块--低噪声放大器(LNA)。首先,LNA是一个典型的无线接收机的第一级,因此其噪声系数直接决定了接收机的整体噪声系数。而且,LNA必须提供一定的功率增益以抑制接收机后级电路对整体噪声的贡献。其次,对于高集成度的SoC而言,在保证相关性能的情况下,必须尽可能地降低LNA的功耗。同时,为了使在有大信号输入的情况下,LNA引起的失真尽可能小,因此要求LNA应具有足够高的线性度。此外,LNA还必须对于输入源表现一个特定的且常常为50Ω的输入阻抗以利于匹配。上述的这些LNA基本性能参数之间是紧密联系的,为了满足整体性能的要求,通常需要对这些参数进行折衷考虑和整体优化处理,这也是LNA设计的主要难点。本论文是基于科研项目--2.45GHz接收机芯片设计,作者负责射频前端模块低噪声放大器的设计。在Cadence IC 5.0 CAD软件下,依据RFIC设计理论和所提供的JAZZ 0.35μm CMOS工艺库模型,设计了一款工作在2.45GHz的全集成低噪声放大器,并进行了带ESD电路保护的版图设计,在对电路进行多参数优化分析设计的基础上,各项指标接近在该设计条件下的国际先进水平。此外,作者在TSMC提供的0.35μm CMOS和Bipolar两种工艺条件下实现的LNA性能进行了对比分析,得出了一系列结论。基于工程开发的需要,本文讨论了低噪声放大器的设计、仿真及相关测试内容。论文主要内容:1.针对项目的应用背景--2.45GHz无线局域网,分析对比各种系统结构的优缺点,并最终采用超外差式结构的结构完成SoC设计。2.射频集成电路基本参数、元器件的工艺和模型分析,重点是对整个电路设计至关重要晶体管的物理特性进行了分析。3.在对2.45GHz低噪声放大器四种拓扑结构整体性能分析的基础上,采用具有高隔离度的cascode结构构建了电路架构,在对cascode结构噪声模型分析的基础上,对电路噪声进行了整体优化,最终完成了基于CMOS工艺的全集成2.45GHz低噪声放大器芯片的设计,并对其进行了温度和工艺偏差分析,提出了测试方案。此外,对CMOS和Bipolar工艺下设计完成的相同结构的LNA进行了性能对比分析。