近些年来,随着半导体和无线通信技术的跨越式发展,人类正在朝着信息高速路全面迈进。人们越来越多也越来越复杂的通信业务需求催生了一代又一代移动通信系统的更迭。为了获得更高的数据传输速率和频谱利用率,新的通信系统信号传输带宽增加,对信号也采用诸如QPSK,64QAM,OFDM等非恒定包络高阶调制方式。当这些信号经过射频功率放大器时,功放会工作在回退区间,从而效率降低。同时,由于带宽的增加,信号失真更加严重。为了解决这些问题,必须对功放进行线性化。本文在对各种线性化技术进行研究分析和对比的基础上,提出了一种基于FPGA的射频功放数字预失真实现方案,该方案实现简单,成本低,灵活易用。本文的主要工作和创新点包括以下几个方面:(1)本文对宽带功放的非线性模型进行分析。对现有功放模型的基函数和运算复杂度,建模精度等对比,指出了各模型在FPGA实现中存在的局限性。同时提出了一种MCMP混合多项式模型,对建模精度和计算复杂度进行很好折衷,且易于在FPGA上实现。用该模型对20 MHz LTE信号激励下的功放进行建模,在MATLAB的仿真中发现其NMSE相比于记忆多项式模型减少了大约3 dB,在系数个数相同的条件下,模型计算复杂度相比于DDR模型减少20%。(2)本文对于FPGA实现中的查找表结构预失真器中的均匀量化问题进行了探究,对均匀量化查找表采用分段和插值法优化。现有的查找表大多采用均匀量化,为了提高计算的复数增益的精度,只能增加查找表的深度,牺牲了查找时间和存储空间。本文采用的带插值的非均匀量化查找表,在功放线性度较好且信号分布稀疏的部分采用中间插值法存储,减少表项个数。在功放线性度较差,且信号分布密集的部分,则适当减小量化间隔,增加表项个数。此种结构相较于均匀量化的查找表结构,资源消耗减少30%的同时预失真改善效果提高2.5 dB。(3)本文给出了一种FPGA单芯片射频功放数字预失真系统实现方式,并基于Xilinx的VC707开发板搭建了实验平台。功放建模和预失真系数及复数增益的计算在Microblaze软核中完成,然后将计算结果发送到硬逻辑实现的查找表结构的预失真器中进行处理,最终得到预失真之后的基带信号。相比于FPGA+DSP和FPGA+ARM芯片架构,此方案实现更加简单,成本和功耗更低。用此平台分别对20 MHz和40 MHz的LTE信号进行测试,ACPR均能降低到-45 dBc以下。