数据采集系统被应用于雷达信号接收、汽车电子、医疗影像等诸多领域。数据采集速率以及处理器性能的提升、雷达与计算机技术的进步,使得各领域对数据采集系统的要求越来越高,海量数据采集、高速数据缓存传输已成必然趋势,因此对高速数据采集传输设计研究具有重要应用意义。针对上述需求,本文配置ADS54J60芯片功能,以JESD204B接口完成数据高速接收,设计DDR3 SDRAM控制器模块缓存数据,以及PCIe总线控制模块高速传输数据。主要工作如下:（1）确定设计总体方案,根据功能将整体划分为数据采集、数据缓存以及数据传输三部分。硬件部分确定以FPGA为控制器主板,采用Verilog语言完成逻辑编程。根据SPI协议设计接口电路,配置ADC芯片功能,实现JESD204B接口对ADC采集的数据进行接收,并通过数字逻辑采集部分完成数据格式转化。依据AXI总线设计数字逻辑缓存部分,以及在数据传输部分中完成对缓存深度配置,实现数据的高速采集与缓存。（2）具体实现设计方案。采集部分在完成ADC时钟及寄存器功能配置的基础上,对JESD204B IP参数设置,以8条精度为16bit通道输入,每条通道线速率可达3.84Gbps。采用MIG IP核结合缓存数字逻辑,构成DDR3 SDRAM控制器模块。利用XDMA IP核完成对PCIe3.0硬核模块的分散聚合式DMA操作,总线数据最大传输速率可达8GT/s,达到数据高速传输的目的。（3）设计Linux系统下PCIe驱动程序,将数据由FPGA传输至板上CPU。采用Qt设计PC端上位机程序,对硬件板上传输的数据进行接收、显示并保存。（4）利用硬件开发板与PC端上位机搭建软硬件测试与验证平台,对设计进行采集功能配置验证、缓存功能测试以及传输功能验证。测试结果显示,设计正确完成ADS54J60芯片功能配置,实现JESD204B接口采集数据以及DDR3 SDRAM缓存与PCIe总线传输,整体功能基本满足需求。