论文部分内容阅读
随着近年来高性能计算机、计算机网络技术及移动通信的飞速发展，用户对信息的需求越来越高。传统电互连技术在速率、功耗、串扰等方面的限制也越来越明显。集成光互连技术具有高带宽、低功耗、体积小等优点，在光通信和光互连领域都引起了广泛的关注。基于硅(SOI)良好的导波特性及与CMOS工艺兼容的特点，硅基集成光电子的发展取得了突破性的进展，为片间及片内光互连的发展提供了很好的解决方案。 为了提高硅基集成系统探测区的性能，本论文主要围绕SOI波导集成InGaAs/InP光电探测器进行了研究，研究内容包括硅基集成探测器的发展趋势，集成探测器的工作原理、SOI波导集成InGaAs/InP PIN探测器的优化设计、器件的工艺制备和测试以及SOI波导集成雪崩光电探测器的结构优化设计。论文的主要研究内容和创新点如下: (1)研究了一种SOI波导集成高速高灵敏度的InGaAs/InP PIN探测器。采用FDTD solutions软件对SOI上的光栅耦合器和波导结构及集成探测器结构进行了模拟分析。分析结果表明，620 nm的光栅周期和200 nm的硅刻蚀深度能够实现高光栅耦合效率。对集成探测器中BCB厚度和InP层结构参数的优化结果表明，BCB厚度为100 nm，InP波导长度和宽度分别为14μm和2μm时，面积5×30μm2的探测器的量子效率为95％。 (2)成功开发出SOI波导集成InGaAs/InP PIN探测器的工艺制备流程。用低温下的BCB键合方式，完成InP基Ⅲ-Ⅴ外延片到有硅波导和光栅耦合器结构的SOI晶片的倒扣键合;采用InP衬底机械减薄与选择性湿法腐蚀相结合的方式，解决了去InP衬底时外延片侧向腐蚀的问题;通过半导体光刻、干法和湿法刻蚀等工艺过程制备出完整的探测器件。 (3)SOI波导集成InGaAs/InP PIN探测器的测试分析表明，5×30μm2的探测器的响应度为0.89 A/W，器件的3-dB带宽为27 GHz，大信号测试结果得到40Gbit/s的速率。本探测器易于硅基器件集成，有望应用到硅基光电集成芯片中。 (4)提出了SOI波导与InGaAs/InAlAs雪崩探测器集成的结构，通过优化探测器光匹配层、BCB厚度、硅波导宽度等参数，得到40μm长探测器的量子效率为96.7％，计算得到理论上的带宽增益积为135 GHz。