近十年以来,大量通信服务以及无线标准收发器,都把重点放在宽带处理以适应越来越高的数据吞吐率。同时便携移动通信电子应用的高速发展更是推动发展了低功耗、低成本、长待机、高性能等的系统要求。连续时间△∑ADC由于在功耗、带宽和精度之间有较好的折衷,近年来发展迅速。连续时间带通△∑ADC(Continuous Time Bandpass Delta Sigma ADC, CTBPDS-ADC)可实现高频高精度的模数转换,非常适合中频转换结构的无线收发器的设计。本论文研究设计一款400KHz带宽、12bits有效精度的连续时间带通△∑ADC。论文调研了CTBPDS-ADC国内外发展现状,介绍了Delta Sigma调制器的基本工作原理、离散时间和连续时间调制器的区别以及相互转换的方法；利用信号量化噪声比公式,比较分析了几种常用的高阶调制器的拓扑结构,确定了五阶1.5比特量化调制器；根据功耗、设计复杂度等,选用级联谐振器前馈型结构：为了调整零点位置,引入两处局部反馈：使用IIT方法转换离散时间域到连续时间域：在连续时间域中,对电路子模块的非理想特性进行设计仿真,包括运放的有限直流增益、有限增益带宽积、反馈DAC的非线性问题、过量环路延时等；由于系统对前级积分器的要求较高,第一级采用RC积分器,后四级采用GmC积分器,使用MOS管线性化技术；前馈求和也是用GM跨导单元进行电流和相加；量化器部分将采样与比较放在一起,使用开关电容采样并放大,比较器采用预放大锁存结构,具有速度快、功耗低的优点；反馈DAC采用电流舵DAC实现；采用了主从偏置技术,极大降低了电流源失配的影响；设计抽取滤波器并进行了整体电路仿真和版图设计。基于SMIC 0.18μm CMOS工艺设计了相应的电路,并进行了仿真验证。在电源电压为1.8V,时钟频率为32MHZ,32倍过采样,输入幅度为600mV条件下,后仿真结果SNR为82dB,SFDR为92.2dB,ENOB约为13bit,ADC中调制器功耗仅为4mW左右。