电力电子技术的发展为电能的高效利用发挥了关键性的作用。电力电子技术的核心是功率半导体器件。正所谓“一代电力电子器件,一代电力电子技术”,电力电子技术的发展归根结底是源于功率半导体器件的突破与创新。功率半导体器件从上个世纪50年代的晶闸管开始发展到现在,在近60年的时间里,逐渐形成了各种类型的器件蓬勃发展的格局。功率半导体器件在电力电子技术中多数情况下是作为一种开关来应用。理想的开关应该具有极高的阻断电压、极强的导电能力、极高的开关速度还有极易驱动的特点,而现有的功率半导体器件特性与理想开关之间仍有很大的差距。以硅材料的纵向双扩散金属-氧化物-半导体场效应晶体管(VDMOS)为例,它最突出的问题是比导通电阻随着击穿电压的提高而显著增加,即可怕的“硅极限”,严重限制了器件在高电压领域的应用。20世纪90年代出现的超结(Super Junction,简称SJ)器件打破了这种限制,使得相同耐压下比导通电阻相比普通VDMOS小了一个数量级。而在近几年,出现了另一种新型功率半导体器件——在耐压区利用高介电系数(简称高K或Hk)介质的MOSFET(Hk-MOSFET)。高K介质的引入使得耐压区宏观上等效的介电系数大大提高,使得Hk-MOSFET和超结MOSFET有着可比拟的比导通电阻。本论文的主要创新点以及所作的工作在于,在已有的几种新型功率半导体器件的基础上,提出了进一步降低器件单位面积导通电阻(也称比导通电阻)的方法,并进行了仿真验证。模拟结果显示,本文所提出的器件比导通电阻相比现有的器件可再降低20%~70%。Hk-MOSFET耐压区内半导体与高K介质排布的方式有多种多样,显然具有最密堆积的六角形元胞具有最小的比导通电阻。本文讨论了六角形元胞图形的Hk-MOSFET的比导通电阻与耐压的理论关系,并对理论结果和器件特性进行了仿真验证。理论分析表明六角形图形比叉指条形的的元胞的比导通电阻平均减小了约20%,文中还给出了器件参数最优化的方案,对将来六角形元胞的Hk-MOSFET的设计提供了理论依据。模拟的900 V器件显示,Hk-MOSFET的比导通电阻仅比同耐压的SJ-MOSFET大了约5%,而前者对电荷非平衡效应具有较强的鲁棒性。然而,制造Hk-MOSFET的最大难题在于寻找合适的高K材料,而且,相关的工艺也有待开发。本文还提出了一种在纵向超结器件的漂移区引入积累层载流子的方法及其终端耐压层的利用。先前已经有多篇文献报道在纵向功率MOSFET的漂移区形成积累层载流子参与导电可显著降低器件的比导通电阻。然而这些器件都是通过给深入到漂移区内的栅电极施加偏压来感应积累层电荷的,因此这些器件都有较大的栅电荷值。栅电荷的增加不仅导致驱动栅极所需的功耗增加,同时也降低了器件的开关速度。本文提出的器件特色在于,耐压层采用了超结原理,并利用了一种集成在元胞内的低压电源技术作为提供及存储栅电荷的办法。由于产生积累层载流子不是源自栅电极而是来自内部的低压电源,因此器件有效的栅电荷被大大地降低。一个600 V器件的模拟结果显示,它的比导通电阻约为普通超结MOSFET的46%,而有效栅电荷值几乎与普通超结MOSFET相同。上述引入积累层载流子的超结器件具有纵向的耐压层,其所用到的技术同样可以应用于横向结构。因此,本文还研究了一种在漂移区形成积累层载流子以获得极低比导通电阻的横向MOSFET结构,并对它进行了仿真验证。模拟结果显示,对于600 V的横向器件,本文提出的器件的比导通电阻仅为普通Double-RESURF LDMOS的30%,而两者几乎拥有相同的栅电荷值。由于横向器件的制作工艺相比纵向更为简单,因此更容易在将来首先被实验验证。