模数转换器是一种将模拟信号转换为数字信号的电路,被广泛应用于无线通信、传感器网络、光通信等领域。近年来,逐次逼近型模数转换器由于其结构简单、功耗较低的特而成为了研究热点。SAR ADC的性能受到各种非理想因素的制约,其中,CDAC电容失配是影响SAR ADC实际量化精度的主要因素之一,对CDAC的电容失配进行校准具有重要的实际意义。本论文对SAR ADC进行了研究,并设计了一款12位的SAR ADC。本设计采用了栅压自举开关,以减小采样过程的非线性。本设计的CDAC使用分裂型电容开关时序,包含一位冗余位。冗余位为高位的比较提供了容错空间。SAR ADC使用了一种失调校准技术,能容纳一定范围内的失调。SAR ADC使用了一种基于比较器亚稳态检测的电容失配校准技术,该校准技术利用了比较器发生亚稳态时低位量化结果可以预期的特点,将发生亚稳态时的低位的理想量化结果与实际量化结果相减,并多次求平均值,得到电容失配的权重值。该校准技术的实现要求SAR ADC在电容失配模式下搜集足够数量的比较器亚稳态点,亚稳态检测范围和亚稳态点数是影响校准效果的重要因素。本设计包括一种亚稳态检测电路,通过将比较器延迟和延时电路的延时进行比较的方式判断比较器是否发生亚稳态。亚稳态检测电路利用SAR ADC量化阶段CDAC上极板电压逐渐接近的特点,判断亚稳态检测范围是否符合要求,并作出调整。本设计在40nm CMOS工艺下实现。前仿结果显示,在tt工艺角下,当采样时钟信号频率为150MHz,输入信号为37.64MHz的满摆幅正弦波时,ENOB可达到11.98 bit。SAR ADC的版图尺寸为510μm×422μm。后仿真结果显示,tt工艺角下,当采样时钟信号频率为100MHz,输入信号为25.39MHz的满摆幅正弦波时,SAR ADC的ENOB为11.52 bit。100MSps的采样率下SAR ADC的总功耗为6.391mW。