进入21世纪,人类迎来了一个全新的多媒体时代。作为多媒体中最重要、最具表现力和最复杂的数字视频处理,也随着时代的发展取得了长足进步。从上个世纪末的MPEG2,MPEG4到本世纪初的H.264,VC-1和AVS,各个视频编解码标准在编码质量和压缩比上都取得了长足进步。H.264,VC-1和AVS三者并称为新一代视频压缩标准,在相同的视觉感知质量上,它们的编码效率比MPEG2高一倍,比MPEG4高50％。其中VC-1标准源于世界软件巨头微软公司的WMV-9技术,依托微软在IT领域的强大影响力,它已被蓝光光盘采纳为视频编解码标准之一,并在电影电视领域获得较为广泛的应用。 VC-1标准的技术特征有：可变尺寸块变换,16比特整数变换,4个运动向量的宏块级运动补偿,双线性和双三次插值,渐暗补偿等。在全面了解相关视频编解码算法的基础上,本文深入分析了VC-1标准中的解码算法,并设计实现了支持VC-1标准的基于便携式多媒体处理SOC的视频解码硬件加速器,能够满足VC-1主要档次中等级别(MP@ML)SD(720×576p,25fps)分辨率格式视频的实时解码要求。 论文对VC-1标清视频解码系统的设计实现进行了较为全面系统的分析和研究,同时还涵盖了硬件的功能原型验证。主要内容有：研究了VC-1视频压缩标准的编解码原理,并在结构、流程、算法上做了详细的分析；讨论了基于SOC的VC-1标清解码芯片的设计策略和实现方法,对视频解码系统做了结构上的设计,并对解码芯片进行了底层硬件模块的实现；介绍了一种软硬件协同验证方法和基于ADSP-BF537的多媒体验证平台,并对VC-1硬件解码系统进行了基于该平台的功能原型验证。 本VC-1标清解码器的硬件部分最终由Verilog HDL描述实现,并在ADSP工作频率600MHz,FPGA工作频率58MHz情况下成功通过了FPGA功能原型验证,基本能够实时解码标清VC-1码流。并且在Design Compiler环境下利用CMOS 0.13微米工艺库对硬件解码器进行了综合,面积约为7.49mm2。