大规模集成电路的飞速发展,使得芯片的体积越来越小,而其功能却越来越复杂,这导致芯片的引脚间距越来越小,测试问题越来越难解决。为了降低测试的难度,电路设计者经常在电路设计过程中加入可用于测试的电路结构,这就是可测性设计。国内外的测试工作者针对电路芯片的可测性设计做了大量的研究,并取得了许多成果。作为可测性设计技术其中的一种,边界扫描测试技术就是在这种背景下提出的,由于其不仅能够解决芯片引脚测试难的问题,而且增加的可测性电路结构并不复杂,因此,边界扫描测试技术得到了许多大型芯片公司的支持,边界扫描测试技术的广泛应用使得电路板上芯片引脚的测试变得越来越容易。随着电子信息技术的快速发展,具有多个独立板卡的电子系统变得越来越普遍,其整体的可靠性与可维修性成为日益严峻的问题。边界扫描测试技术虽然也可以用于多板卡电子系统的测试,但其测试难度增大的同时测试效率也变得低下。因此,测试工作者们希望能开发出一种针对多板卡电子系统的专用测试方案。IEEE1149.5协议就是针对多板卡电子系统可测性设计而提出的测试总线标准,其规定的模块测试和维护总线(Module Test and Maintenance Bus,简称MTM-Bus)是一条多路复用结构的串行总线,在增加电子系统可测性和可维护性的同时也考虑了降低成本,能将多个电路板集成到可测试和维护的系统中,该系统包括的测试控制器能实现针对各被测板卡的上电配置、自测试和在线测试等操作。本文首先对多板卡电子系统的可测性设计进行了研究,并基于IEEE1149.5协议规定的模块测试维护总线实现了可测性多板卡电子系统的测试实验背板,并对实现该可测性设计的核心模块——测试控制器的结构设计做了详细的介绍。本文最终实现的测试实验背板包括测试控制器、测试总线和被测板卡。测试控制器是通过硬件描述语言设计实现的,能够测试或维护测试总线上所有被测板卡;测试总线是按照IEEE1149.5协议规定的模块测试维护总线实现的;被测板卡包括从控制器和两块被测芯片,从控制器用于响应测试控制器的测试要求并传输测试数据,为了模拟被测芯片两引脚正常连接或断开的故障,故障设置开关被加入到两块被测芯片引脚互连的线路中。最后,本文对实现的多板卡电子系统可测性设计实验系统的特点进行了总结,并提出了改进意见。