计算机技术快速发展的今天,数字系统在人们的生活中越来越多的得到应用,现在的数字系统的性能很大程度上依赖于其前端的模数转换器,一个高性能的模数转换器是获得一个高速高性能的数字系统的前提。然而,传统的ADC由于制作工艺的限制并不能满足数字系统对于高速高性能的要求,因而,时分交替模数转换器(TIADC)成为了必然的选择。但是,由于各个子ADC间的偏置、增益与采样时钟的不同而引起的系统产生的偏置误差、增益误差和采样时钟相位误差而大大降低了TIADC系统的采样性能。如何提高TIADC系统的系统性能成为研究的关键所在,对于TIADC系统的误差校准研究工业界和学术界都提出了很多种研究方法,其中数字后校准技术便是这多种方法中较为切实可行的方法之一。本文首先分析了TIADC的误差来源,切实阐述了误差产生的原理,并对TIADC系统的偏置误差、增益误差与时钟相位误差在频域上的表现做了较为细致的分析,基于此原理分析得到了相应的误差估计和拉格朗日多项式插值的误差校准算法。通过MATLAB的仿真结果得出系统的无杂散动态范围(SFDR)得到改善,验证了算法的可行性,校准后的TIADC的系统性能得到很大的提高。接着,在DSP中对TIADC进行了误差的估计,通过误差估计算法得到误差值,并通过ADC的自校准功能对所估计得到的误差进行校准。为了使误差校准的算法具有一般性,研究并实现了基于拉格朗日多项式插值的误差校准算法。二者都可以实现误差的校准功能,并使得ADC的动态性能参数SFDR得到改善。最后,在FPGA中实现了双通道8比特1GHz的TIADC的误差校准的电路设计,通过校准前后的数据对比得到误差校准算法的可行性。实验结果验证了所设计的电路利用较少的硬件资源,并且得到较好的性能。