随着MOSFET尺寸的缩小,栅氧化层厚度不断减小,栅极漏电流迅速增加。高k栅介质取代传统的SiO2后能有效减小栅极漏电,因此成为了当前研究的热点问题。本文主要研究了小尺寸MOS器件的栅极漏电特性。在器件物理基础上,考虑了量子效应的影响,给出了完整的泊松方程边界条件,通过自洽的方法求解一维薛定谔和二维泊松方程,准确的计算出了载流子浓度分布以及量子化能级等。在上述计算的基础上,利用MWKB方法计算了电子隧穿几率,从而建立了不同栅压偏置下超薄栅介质MOSFET的直接隧穿电流模型。一维模拟结果与实验数据十分吻合,表明了模型的准确性和实用性。二维模拟结果表明,低栅压下,沟道边缘隧穿电流远大于沟道中心隧穿电流,沟道各处的隧穿电流均大于一维模拟结果;高栅压下,沟道各处的隧穿电流趋于一致,且逼近一维模拟结果。对器件的界面特性和栅极漏电机理的分析表明,界面态和氧化物陷阱是引起大的栅极漏电流的重要因素。采用新颖的O₂ + C₂HCl₃ （TCE）表面预处理工艺可以显著降低界面态和氧化物陷阱密度,从而大大减小栅极漏电流和SILC效应。