随着集成电路制造工艺的发展,先进的ASIC制造工艺已经被用于FPGA的生产,FPGA因其非经常性工程(NRE)成本低、上市时间短,正逐渐取代ASIC成为集成电路设计的主要实现策略。对于特征尺寸小于0.13μm的先进工艺代,FPGA主要采用静态随机存取存储器(ARAM)作为编程技术。由于SRAM具有易失性,而EEPROM、Flash、antifuse等传统非易失存储器与标准逻辑工艺兼容性较差,很难集成到采用0.13μm以下先进工艺的SRAM FPGA芯片中,FPGA通常需要一块片外的非易失存储器在断电时来保存配置信息,但这样做容易导致配置信息被窃取而带来安全问题。另外,SRAM编程点一般采用六管结构,单元而积较大,给FPGA带来较大的而积开销,当标准逻辑工艺按照摩尔定律微缩时,静态保持功耗增长很快,对FPGA向更高门数和更高性能发展提出了挑战。针对FPGA发展过程中存在的问题,本文基于新型存储器从不同角度提出解决方案。新型电阻随机存取存储器(RRAM)已被证明与标准逻辑工艺具有良好的兼容性。本文利用这一重要优越性,针对SRAM编程技术的安全问题,提出了一种9T2R结构的非易失SRAM(NVSRAM)编程点及其操作算法,使FPGA具有安全、快速上电启动等优点。而且,基于所提出的RRAM编程技术实现动态重配置时,部分重配置耗时很短,多上下文配置硬件开销较小。本文还给出了相应FPGA关键模块的电路设计,包括查找表(LUT)、可编程布线资源和配置存储器,并提出了一种低功耗的工作模式。本文采用嵌入RRAM工艺的0.13μm标准逻辑工艺流片验证了所提出的RRAM编程技术的可行性。传统FPGA中的查找表一般采用静态CMOS逻辑的设计方式,这种逻辑形式速度比较慢,而积比较大,而且功耗通常比较大。本文把动态CMOS逻辑与1T1R RRAM单元相结合,针对己报道的MRAM动态非易失查找表的缺陷,采用RRAM编程技术,并在电路结构作了一些优化,设计了一个高速、低功耗、高可靠性的动态非易失查找表。与静态查找表相比,动态查找表依赖时钟,设计相对复杂,但它为要求高性能运算的FPGA提供了一种设计策略。本文采用嵌入RRAM工艺的0.13μm标准逻辑工艺流片验证了所提出的RRAM动态非易失查找表的功能。新型二管嵌入式DRAM(2T eDRAM)采用标准CMOS工艺,而且单元面积小,经常在采用先进工艺且要求高密度存储的场合代替SRAM。针对SRAM编程点而积较大的问题,本文采用2T eDRAM代替SRAM实现FPGA的编程技术,并提出用restore算法和高阈值管去克服2T eDRAM作为编程点存在的数据可靠性问题,同时介绍了相应FPGA组成模块的设计方案,包括查找表LUT、可编程布线资源和双端口块随机存储器。本文通过CAD流程验证了2T eDRAM编程点能显著提高FPGA的集成度和性能,并采用0.13μm标准逻辑工艺流片验证了相应FPGA关键模块的功能。