随着电子技术日新月异的发展,芯片朝着低功耗、多功能、大规模和小封装的方向快速发展,多CPU或IP(Intellectual Property)模块的系统电路逐渐向系统芯片转化。在测试访问端口(TAP)中,集成单个测试访问端口控制器(TAPC)已经不能满足这种复杂系统芯片的调试与测试需求。因此,在单芯片中集成多个TAPC成为芯片发展的必然趋势。IEEE1149.7边界扫描标准提出了一种支持多TAPC结构的紧凑型JTAG(Compact JTAG,CJTAG),它是一种全新的、支持多种操作模式的2-引脚调试/测试端口。　　本文在深入研究IEEE1149.7标准规范和TAP.7的结构特点及功能扩展特性的基础上,设计了一种基于IEEE1149.7边界扫描标准的适配器。通过充分分析适配器的设计需求和深入研究其功能属性,将适配器结构划分为:零位数据寄存器扫描、TAP.7控制器命令、电源管理、测试性复位、功能性复位、芯片级TAPC控制、星型扫描技术(包括选择/取消和扫描选择指令功能)和 JTAG控制模块。采用先底层后顶层,先模块后整体的方法设计实现了具有T0-T3层TAP.7功能的适配器。该适配器能有效实现IEEE1149.7标准的测试访问端口(TAP.7)与IEEE1149.1边界扫描标准的测试访问端口(TAP.1)的适配,完成TAP.1的功能扩展。　　通过QuartusⅡ设计软件和Verilog硬件描述语言对适配器的功能以及扫描测试进行仿真验证。验证结果表明:适配器设计符合标准规范,实现了T0-T3层所有的TAP.7功能,完成了TAP.7与TAP.1的适配,达到了预期设计目的,为支持IEEE1149.1标准的器件提供升级的方法,也为CJTAG产品的设计开发提供较好的参考价值。