随着多媒体压缩技术和传输技术的发展,视频解码器在人们生活中的应用越来越广泛。视频编解码技术的发展使得视频的压缩效率成倍地增加,但是随之带来的是实现的高复杂度。 另一方面,随着VLSI设计技术的发展,芯片的集成度越来越高,尤其对于视频编解码芯片来说,系统的设计规模和复杂度大大增加。而在实际的设计当中,设计者往往不可能将芯片设计做地一步到位,要设计出一块高质量、高性价比的芯片,必须对芯片进行优化设计。 本文从结构设计学和方法论的角度,对视频解码器的优化设计做了三方面的研究:系统级的优化、模块级的优化和电路级的优化。 视频解码系统层的优化设计主要包含对模块互连结构、数据存储结构以及SDRAM总线结构等几个方面的设计。首先,在分析比较各种数据通路和控制通路性能的基础上,本文采用了混合控制方法来协调各个模块的工作,使AVS视频解码系统能够高效运行。其次,通过分析模块内部的数据处理速率、数据处理单位、数据生存周期提出可以减小缓存大小、便于控制的本地缓存结构;对于模块间的数据存储采用了更节省面积的乒乓结构;在充分考虑了SDRAM的物理特性的基础上,提出了数据存放的约束条件,提高了数据存储速度。最后,在最优的存储结构的基础上,采用了最节省硬件电路面积的Token Ring的总线调度策略。 在模块级的优化设计中,对可重构的优化技术进行了研究,作为实例,本文详细讨论了可重构技术在AVS帧内预测模块中的应用;此外,本文对基于运算单元的可复用技术进行了深入分析,并运用该技术的设计方法对码流解析模块进行了优化设计,通过对零阶指数哥伦布码PLA单元的复用,减少了AVS码流解析模块的硬件资源开销。 在电路级的优化设计中,本文总结分析了RaR逻辑优化和SRAR逻辑优化两种优化方法,通过重定时和再综合的优化步骤,有效解决逻辑电路冗余的问题,从而减少了硬件电路的开销,并通过实例验证分析了这两种优化方法。此外,结合课题研究经验,给出了高效的状态机设计方法以及一些面向综合的Verilog编码方法。