时空白适应处理技术(Space-Time.Adaptive Processing,STAP)在时间和空间二维对阵列信号做耦合处理,由于其对系统误差的自调节性,信号检测的高精确性在动目标检测(Moving Target Indicator,MTI)应用中有不可替代的优势.采用STAP技术对动目标检测任务做实时处理是工程实践中的难点问题,对该问题的解决有待于研究出具有更高处理效率的STAP算法和设计出高性能的任务专用并行处理器. 在本论文中,我们专注于STAP技术的实时处理问题,从信号处理算法本身和并行处理体系结构两个角度入手,来研究和设计具有更低运算复杂度的STAP算法及更高效率的STAP并行处理器体系结构.围绕上述问题文章在以下几个方面做了深入的研究工作: 首先,对阵列雷达地杂波协方差阵及杂波信号仿真与数据特征分析是研究STAP算法的基础.在该方面,本文基于贝塞尔函数展开及其快速收敛性,采用一种快速方法对阵列雷达地杂波协方差矩阵做了仿真.并通过对动目标检测中STAP算法工作原理的分析,提出了一种基于地杂波协方差阵统计特征值因式分解的雷达杂波信号逆向仿真方法,相较于传统方法,该方法对验证STAP等基于协方差阵工作的算法更方便且有效. 其次,解决STAP技术实时处理问题的一条途径是研究具有更低运算复杂度的STAP算法.本文通过对基于QR分解的最小方差失真响应(Minimum Variance DistortionlessResponse,MVDR)算法各步骤任务分析,提出了一种采用分块Householder映射的QR分解MVDR算法,该方法通过加速QR分解MVDR算法中的关键步骤--QR分解任务,从而提高了整个MVDR算法执行效率.与已有的Givens旋转QR分解MVDR算法相比,该算法运算复杂度有明显降低,且理论的数值稳定性也有改善. 再次,解决STAP技术实时处理问题的另一条途径是研究和设计与STAP算法相匹配的并行体系结构处理器.本文基于脉动阵列(systolic Array)技术来研究STAP算法的并行处理体系结构问题.从简化硬件设计和提高处理效率的角度出发,本文提出了一种新的基于SGR(Squared Givens Rotation)旋转的MVDR算法,并对其脉动阵列实现下的单元动态范围、最小字长及数值稳定性做了定量分析.仿真结果很好的支持了我们分析得出的结论,该结论对实际的硬件设计工作有指导作用. 最后,基于一种片上总线结构的FPGA验证平台对所研究的算法及体系结构做了硬件逻辑设计工作,重点是处理子系统结构设计及基本运算单元的微结构设计.