本论文主要研究薄氧化硅的电性能行为和击穿机理。在不同电流密度下对不同氧化硅厚度和不同面积的MOS电容进行测量，根据测得的击穿电量Q_bd、初始电压V_ini以及测量过程中的电压增量△V_bd等参数的威布尔分布来讨论电子破坏氧化硅的行为。 氧化硅击穿时的临界陷阱密度N_bd与氧化硅在电场方向上需要破坏的Si-O键的数量有关，所以厚度一定则N_bd是一个定值。氧化硅厚度增大，N_bd增大。用W（J）表示整个电子群体中能够产生陷阱的电子所占的比例，可将N_bd表示为：N_bd＝（?）。可以推得：N_bd＝△N₁＋△N₂＋…＋△N_n,结果表明不同电流密度下产生陷阱数量△N_n可以进行累加。在恒电流条件下，Q_bd与InJ之间存在线性关系。在氧化硅厚度相同时，随电流密度增大，W（J）增大，而N_bd是一个定值，所以Q_bd随电流密度增大而减小。在相同的电流密度下，氧化硅厚度增加，W（J）增大，N_bd增大，受两个因素共同影响，不同厚度氧化硅的Q_bd相差不大。 俘获了电子的陷阱密度n是可以测量的，它与整个陷阱密度N的比例被定义为填充几率P（J）＝（?），在一定电流密度下，P（J）是一定的。在恒电流条件下，n_bd与InJ之间存在线性关系。在氧化硅厚度相同时，随电流密度增大，俘获截面o减小而碰撞截面β增大，填充几率P（J）下降，所以n_bd随电流密度增大而减小。氧化硅厚度减薄时，P（J）增加而N_bd减小，受这两个因素共同影响，陷阱电荷密度n_bd随氧化硅厚度减簿而上升。 我们发现在恒电流应力下，陷阱的产生是加速的。而在一定的电流密度下，一段时间内电压的增量与△V_bd的比例反映了该应力过程中产生的陷阱占整个N_bd的比例：（?） 我们根据关系式：In（－In（1-F₁））－In－（In（1-F₂））=In（S₁/S₂），对两种面积MOS电容的威布 ］尔分布进行分析，得出LOCOS工艺中场氧边缘的鸟嘴效应对于测试结果的影响是可以忽略的结论。我们还对 FN公式进行了简化，得到t。co e”一。并用恒电流下测得的咄 J…、。。。…．、。………．．一、－。Int。…推测器件的工作寿命。我们得到早期失效的缺陷的等效厚度d。＝d＿·——。当电子从 —一 In t。』多晶硅发射时，其击穿电量较小而陷阶产生速率较大，认为是多晶硅／氧化硅界面的不平整导致了局部电场的增强和电子的集中发射引起的。 我们同时对反应离子刻蚀工艺中的等离子体充电效应和离子轰击对氧化硅造成的损伤进行了讨论。认为当硅片表面的等离子体分布分布不均匀时，会发生等离子体充电效应。功率和压力对等离子体分布的不均匀性是有影响的。根据充电电流Jp的表达式：AV。，在产生了隧穿电流以后，氧化硅上的电压 VOX同样会影响充电电流。当多晶硅刻蚀进入过刻蚀阶段时，偏离垂直方向的离子会轰击栅氧化层的侧壁对氧化硅造成损伤。 全文从统计的角度来分析问题，使我们的结论具有可信性和代表性。