在以高新科技为主导的战场环境下,动态感应装定系统逐渐成为现代武器系统的必不可少的组成部分。在动态感应装定系统的研发过程中必须对所用的码制、输出电路、发射线圈匹配度等相关设计进行可靠性的验证。由于各个武器平台对系统通讯协议、接口电磁特性、初/次级线圈相对安装位置等要求不一,设计难度较大,大多未能搭建装定系统验证平台,仅通过设计仿真手段代替验证过程。因此必须设计一套动态感应装定验证系统,为动态装定系统的研制提供设计依据和验证环境。本文主要是对动态感应装定验证系统的通信链路进行研究与设计。本文根据实际的功能需求,对系统通信链路中所用到的信息编码、解码、调制、解调等方面的理论进行研究,确定所用的关键技术,完成了动态感应装定验证系统的通信链路设计。文中酋先分析比较了多种差错控制编码方式,最终选取了 RS(15,9)码,并在传统RS译码算法的基础上结合实际的应用背景改进了译码算法,使译码计算量减少了 20%。其次详细分析了采用的信号调制解调技术,完成了 2ASK、2FSK、2DPSK三种调制解调器的设计。接着以FPGA为核心,完成了通信链路的硬件设计,硬件设计部分主要包括数据通信电路、FPGA控制电路、DA/AD转换电路以及数据存储电路。最后利用硬件描述语言Verilog HDL完成通信链路的软件设计,软件设计部分包括数据通信模块、数据编解码模块、以及数据调制解调模块,并利用Modelsim实现了功能仿真。本文设计的通信链路主要包括装定器与引信接收器两部分。装定器完成信息的接收、编码和调制,引信接收器实现数据的解调、解码及存储发送,装定器是通过耦合线圈将信息传输到引信接收器内。为验证系统功能,在完成硬件设计与软件设计以后对通信链路进行测试。先进行各个模块的测试,在各模块满足要求的基础上进行整体测试,测试结果为:通信链路的信息传输速率达到了 8.3KB/S满足项目设计要求。