论文部分内容阅读
FPGA作为ASIC的重要分支是一种集成度高、速度快、功耗低、适应性广的可编程逻辑器件,可以很好地满足某程序控制器中硬件I<2>C总线接口控制器对硬件规模、可靠性和工作速度的要求.该文首先讨论了可编程逻辑器件高层次设计方法中逻辑综合和设计验证两方面的问题,然后利用VHDL描述完成了I<2>C总线接口控制器从行为级设计到FPGA器件门级网表完整的自顶向下的设计流程,并在同一个计算机模拟测试平台下对I<2>C总线接口控制器的行为级设计、寄存器传输级设计以及带时序信息的门级网表进行了设计验证.计算机模拟和实际工作环境的设计验证结果都表明采用高层次设计方法设计完成的I<2>C总线接口控制器的逻辑功能和性能指标很好地满足了设计的要求.