目前无线通信技术正处在飞速发展阶段,而频谱资源的紧缺成为其发展的瓶颈。认知无线电(Cognitive Radio,CR)为解决这一问题提供了很好的方案,实现认知无线电技术的关键挑战之一就是其接收机中模数转换器(ADC)的设计。认知无线电动态接收机对ADC提出了更高的性能要求,而在各类ADC中,无采样保持结构(SHA-less)流水线ADC在精度、速度和功耗之间有着很好的折衷关系,是适应这种需求的较好选择。据此,本文设计了一款12位100Msps的SHA-less 流水线 ADC。本文首先对流水线ADC.的结构和性能指标进行分析,然后详细阐述了流水线ADC中各种误差的来源以及其对系统性能的影响。在此基础上,对本文的SHA-less流水线ADC结构进行分析,该结构可以满足系统的低功耗的需求。根据冗余位技术、噪声、功耗和电容失配的关系,利用Matlab对其参数进行建模分析,确定了本文流水线ADC的具体结构(首级2.5位,中间7级1.5位,最后一级为3位的flash ADC)。利用Simulink对SHA-less流水ADC进行系统仿真,由仿真结果理解整个系统的运作过程。根据系统的行为级仿真结果,本文对电路的各个模块以及整体电路进行设计。针对电路采样网络的失配问题,对其进行了定量分析,并提出了相应的采样网络匹配技术。首级2.5位的转换电路采用带溢出位判断功能技术以提高系统的可靠性,并设计了本级输出编码电路;中间级采用的是传统的1.5位转换电路结构。转换电路主要由跨导运算放大器(OTA)、动态比较器以及线性开关构成。OTA采用增益提高的折叠共源共栅运放实现。根据采样网络的匹配要求和功耗的考虑,采用改进型的全差分动态比较器;对传统的栅压自举开关进行改进,在不增加电路复杂性的情况下,此栅压自举开关可以有效的提高开启和关断时间以及增加ADC的可靠性和精度。根据冗余位技术,本文完成了溢出位判断功能的数字编码电路以及数字校正电路,并完成了非交叠时钟电路的设计。基于SMIC0.18μmCMOS工艺,完成了电路系统级仿真与版图的设计。电路版图的核心面积为1.300mm×0.724mm。仿真结果表明,在采样频率为100MHz,输入频率约为10MHz,峰峰值为1.2V的正弦信号条件下,输出信号的无杂散动态范围(SFDR)为71.6dB,有效位数(ENOB)为10.4bit,满足设计要求。