高速摄影相机在现代科学研究当中充当了非常重要的角色,凭借其超高的时间分辨率,帮助人类超越了人眼视觉的极限,为研究瞬态光学、探究超高速物理现象的奥秘打开了一扇窗。超高速数字分幅相机作为一种利用光学系统静态分幅、利用快门控制电路系统控制摄影的高速相机,不仅具有良好的空间分辨率,时间分辨率高达纳秒级,而且还有体积小、重量轻、操作简洁以及低功耗的优点。本文的主要工作概述如下：1、通过对高速分幅相机快门系统的原理和各项指标分析,结合传统分幅相机方案以及现代数字电路技术,提出了一种可获得超高速数字分幅相机所需的高速快门控制电路的设计方案；2、利用高速CPLD控制模拟延时线(Delay line)芯片进行精确延时,得到脉冲宽度可调、时间分辨率极高(0.25ns)的低压脉冲,利用单片机实现PC端对电路延时参数的设置；3、分析设计了负高压脉冲产生电路,将低压脉冲输入到功率MOSFET开关,用以控制高压电路充放电,最终产生可控制高速相机快门选通的负高压脉冲；4、在完成整个电路系统设计后,对各个核心功能模块进行了仿真验证分析,在PCB制作完成后进行了系统的硬件和软件调试,获得了最终测量结果。本论文的主要创新点在于采用多片模拟延时线芯片和逻辑门的配合使用,利用CPLD配置两级延时线链,将延时信号进行分路比较,在控制延迟时间基础上再进行精确的脉宽调节,将延时线芯片性能利用到了极致,既可以获得大范围的时间延迟,又能精确调节脉冲宽度。实验板的实验结果表明,整个电路方案正确可行,产生了脉宽可调的负高压脉冲。