碳化硅（SiC）器件由于具有高压、高频、耐高温、抗辐照、高可靠和大功率等优势,被应用于光伏发电、列车牵引设备、舰艇、航空航天等军事设备的电力电子领域,且大大推动了电力设备的高效低能耗以及轻量小型化的发展。沟槽型SiC MOSFET也称为SiC UMOSFET,具有高元胞密度和无JFET区域的优势,能够进一步降低系统损耗。本文围绕栅氧化层可靠性以及SiC UMOSEFET存在的双极性退化等科学问题,提出新型结构。基于Sentaurus TCAD仿真平台,针对栅氧化层的可靠性问题,设计了阻断电压为1200V的深P⁺型SiC UMOSFET结构的元胞参数。折衷考虑阻断电压、阈值电压和比导通电阻,优化了器件CSL层浓度、深P⁺源区与P⁺屏蔽层的距离W_N+以及Pbase区浓度。当漂移区浓度和厚度分别为7.5×10¹⁵cm^-3、12μm,电流扩展层CSL浓度为2×10¹⁶cm^-3,深P⁺源区与P⁺屏蔽层的距离W_N+为0.9μm,Pbase区浓度为2×10¹⁷cm^-3时,器件的阻断电压为1783V,比导通电阻为2.04mΩ?cm²,器件击穿时栅氧化层底部尖峰电场小于3MV/cm。基于Sentaurus TCAD仿真平台,针对SiC UMOSEFET存在双极性退化以及第三象限导通特性优化问题,优化了阻断电压为1200V的集成低导通压降二极管的SiC MOSFET结构元胞参数。折衷考虑阻断电压与第三象限导通压降,优化漂移区浓度、Pbase1区与Pbase2区距离W_N2、N₂区底部到Pbase1区和Pbase2区底部距离L_ch以及Pbase1区与Pbase2区B处浓度。当漂移区浓度和厚度分别为7.5×10¹⁵cm^-3、12μm,W_N2为0.8μm,L_ch为1.3μm,Pbase1区与Pbase2区B处浓度为4×10¹⁸cm^-3时,器件的阻断电压为1603V,第三象限压降为1.41V。本文对比了SiC UMOSFET场限环终端结构,最终选取缓变间距终端结构。同时设计新结构的工艺流程,根据工艺流程的不同,绘制不同版图。本论文主要对1200V SiC UMOSFET器件的栅氧可靠性和双极性退化问题提出一种解决方案和设计思路,为SiC UMOSFET器件流片实验提供了先行理论研究基础。