X-DSP是由国防科技大学微电子所自行研发的一款高性能多核加速器。该加速器预计集成数十个CPU核以及上百个GPDSP(General Purpose Digital Signal Processor)核,以加强其平行运算能力。然而当下随着加速器设计技术的不断发展,存储带宽越发成为左右加速器性能发挥的决定性因素。而高带宽存储器(High Bandwidth Memory,HBM)作为一种有着超高带宽供给能力的存储器,有着成为下一代微处理器设计,特别是高性能微处理器设计的主流存储设备的巨大潜力。因此X-DSP项目计划采用HBM作为其主要存储设备。然而由于HBM IP过于庞大,如果在加速器的系统级其它部件的验证环节中使用真实的HBM IP,单是初始化就需要半个小时左右的时间。如果执行大数次的读写数据,甚至会需要几天的时间才能运行完成。这部分时间损失,无疑会对项目的正常推进造成巨大的影响。对于上述问题,可以通过建立一种存储器的虚拟模型,并以此作为真实存储器的替代来加速系统级的验证。国内外也有不少学者出于各自的需要对存储器的建模进行了研究。Yuan等人设计了一种混合分析DRAM性能模型,该模型使用内存地址跟踪来预测使用这种内存调度策略时DRAM系统的DRAM效率。这种模型主要用于分析存储器的性能。沈鹏程等人设计了一种多通道DDR控制器模型,该模型采用事务级建模方法。使用一种基于计数器的自发式访存调度算法,做到了在较小的系统资源开销下,实现可观的访存效率。该模型的建立旨在优化存储器的性能。而本文则针对加速系统级的验证,加快项目的进展,提出了一种HBM IP虚拟读写模型的设计方法。该方法首先分析了HBM IP的结构和功能,了解了HBM IP的操作模式以及其初始化方法。并在对于系统所需的HBM读写功能有了充分了解的基础上,搭建了HBM IP的部件级验证平台。该验证平台由自动发出有效激励的主机模型、待测设备HBM IP、以及内含比较器和报告器的HBM IP读写模型组成。然后通过修改主机模型,发出各种不同的激励,测试并掌握HBM IP在各种工作场景下的功能特征,不断完善HBM IP读写模型的功能。最终得到可以在各种场景下正常工作的读写模型,之后修改模型的接口,就可以实现在系统级验证中代替真实HBM IP运行的虚拟读写模型。此外为了使得X-DSP获得更高的性能,本文还提出了两种支持优先级调度的缓冲调度模块的设计方法。此方法通过分析系统中与HBM IP相连的几个重要部件,得出了缓冲调度模块在加速器系统中应该采取分布式架构的结论。接着通过自上而下的设计思想,首先设计了一种以同步FIFO组成缓冲区的静态缓冲优先级调度模块,并通过部件级验证平台验证了其各项功能点,实现了功能正确的缓冲调度模块。之后基于软件中链表的思想,设计了一种内含4个深度可变的子FIFO的特殊缓冲部件。并以该部件组成缓冲区,实现了动态缓冲优先级调度模块。最后通过部件级验证,证实了设计的功能正确性。通过自上而下的设计思想和HBM IP的部件级验证,本文实现了一种用于在系统级验证中替代真实HBM IP的虚拟读写模型,并通过实现该模型,更加深入的理解了HBM IP的功能特征,研究了最新的内存技术。在加速器系统中使用该模型,可以为系统级其它部件的验证提供便利,加快X-DSP系统级验证的速度,为整体项目的进展提速。另外本文还设计实现了用于对来自不同核的读写HBM IP请求进行缓冲调度的静态缓冲优先级调度模块和动态缓冲优先级调度模块。通过部件级验证以及覆盖率分析,充分验证各模块的功能,由于最终两种模块的部件级验证的语句覆盖率、分支覆盖率和翻转覆盖率都达到了100%。认为两种缓冲调度模块的功能得到了正确的实现。即这些模块可以缓冲不同DSP核以及CPU核对HBM IP的访问请求,并根据优先级数值优先调度高优先级的请求。