随着集成电路制造工艺的发展以及应用需求的增长，未来多核处理器的规模将越来越大。对于集成数百个计算核心的多核处理器芯片，核间的通信将成为一个关键问题。如何为大规模多核处理器提供高性能、低功耗、逻辑和物理扩展性良好的片上通信结构，成为学术界近年来研究的热点。　　 传统的基于总线的片上通信结构在伸缩性、性能和功耗等方面的局限性使其无法适应未来多核处理器的片上通信需求。以通信为中心的片上网络(Networks-on-Chip，NoC)技术为多核处理器的互连和通信提供了崭新的解决方案。本文围绕多核处理器中片上网络的关键技术展开研究，对片上网络的建模与仿真、微结构设计、模拟和原型验证，以及基于片上网络的多核处理器设计等技术进行深入的分析和讨论，主要研究内容和成果包括:　　 (1)提出了一种基于两级目录的流量管理方法，并设计实现了SystemC事务级片上网络仿真器，以提高片上网络仿真的速度和效率。系统结构设计者通过全面的仿真和设计空间搜索，可以对片上网络的拓扑结构、路由算法、结构参数以及流量模型进行深入的分析，以指导微结构的设计和优化。两级目录的流量管理策略有效地减小了流量产生和分析所引入的时间开销，使仿真器相对典型的片上网络仿真平台具有更加优异的仿真性能。　　 (2)采用参数化的设计方法，设计了路由节点、资源网络接口和扩展网络接口等基础功能模块的微体系结构，并构建了面向实现的片上网络基础功能IP库。对片上网络节点的端口、虚通道、缓冲区等关键结构进行了抽象，大大提高了基础功能IP的应用范围和灵活性。系统结构设计者可以通过快速的模块调用和参数传递，搭建不同规模和性能的片上网络基础通信平台，并进行性能评估和结构优化。　　 (3)提出了一种分布式的片上流量管理器结构，用于提高片上网络硬件模拟的性能和灵活性。构建了基于多FPGA的片上网络模拟平台，并设计了基于软硬件协同操作的层次化模拟和评估流程。分布式的流量管理器为上层软件提供了直接的存储访问接口，有效地提高了模拟平台的控制性和观测性。上层软件通过对流量管理器的配置，为目标片上网络原型提供丰富的流量模型，并通过对流量管理器的状态监测，实现片上网络的功能验证和性能评估。　　 (4)设计了基于片上网络的32核处理器原型的体系结构，并通过矩阵乘法运算证明了结构对于流水并行计算模式的有效性。在32核处理器原型上，复杂的应用程序可以被分解为多个简单的并行计算任务，任务之间通过流水式的数据通信，实现程序的并行加速。原型在FPGA平台上实现，具有规整的逻辑和物理结构，使得功能设计和结构实现得到了良好的统一。