随着半导体技术的不断提升,芯片上可集成的晶体管数量按照摩尔定律以指数级提升。然而,芯片有限的散热能力阻碍了芯片上晶体管的进一步集成。Cache作为处理器中的重要组成部分,是芯片中面积占比较大且功耗较高的组件。近阈值电压技术通过降低晶体管的电源电压能够降低芯片能耗和提升能效,但是Cache会面临严重的SRAM单元失效问题,严重影响了Cache的可靠性。本文针对近阈值电压下Cache的容错性进行研究,结合一级缓存和末级缓存的不同特征分别提出了可容错的缓存结构,并进一步提出了可重构的容错缓存结构,以实现在不同电压下的低功耗和低性能损失。本文的主要工作成果如下:(1)针对末级缓存所面临的可靠性和性能问题,本文提出了一种可容错的末级缓存设计。该缓存结构首先使用压缩策略对传入末级缓存中的数据进行压缩,减少了对缓存条目中无错子条目的需求。其次,该缓存结构使用纠错码技术对部分有错的缓存子条目进行纠错保护,并设计了初始化算法选择最适合被纠正的子条目,最大化每缓存条目中可用的子条目数量。最后,实验结果表明,该可容错末级缓存结构相比前人的工作,实现了明显的性能提升和功耗降低。(2)针对一级缓存对访存延迟等方面的要求,本文提出了低延迟可容错的一级缓存结构设计。该结构实现了一种位纠正策略,对缓存行中部分有错的比特位进行纠正,降低缓存行中有错比特位的数量。同时,该缓存结构实现了块映射与选择策略,利用部分缓存行无错的子块保存其它缓存行中有错子块位置的数据。该结构设计了一种缓存初始化算法以最大化一级缓存可用的缓存行数量。最后,实验结果验证了本文的可容错一级缓存相比其它的容错一级缓存结构在性能、功耗和面积开销上有明显的优势。(3)针对近阈值电压电路在额定电压下产生的高功耗和性能衰减问题,本文提出了可重构的容错缓存结构。该结构基于前文提出的可容错一级缓存和末级缓存结构提出,但在近阈值电压和额定电压下分别以不同的缓存结构运行。此外,该缓存结构针对一级缓存和末级缓存分别提出了升压替换策略和降压替换策略,实现电压之间不同缓存结构的重构并保证Cache重构过程中数据的可靠性。最后,实验结果证明了该可重构的容错缓存结构在不同电压下都有较好的性能以及较低的功耗和面积开销。