存储器是当今集成电路产业中的核心部分,随着半导体行业的迅速发展,人们对存储器的要求也越来越高。传统的闪存类存储器由于尺寸过大,不能满足现如今20nm的集成需求而逐渐被其他新型存储器所替代。其中电阻式随机存取存储器（resistive random access memory,RRAM）被认为是一种有很大发展潜力的新型非易失性存储器。RRAM的集成方式一般是采用集成度最高的十字交叉阵列结构。可是RRAM交叉阵列之间容易发生串扰和泄漏电流的问题,所以在RRAM交叉阵列的基础上提出了新型的1S1R（one selector one resistor）交叉阵列。1S1R交叉阵列可以控制交叉阵列中未选单元和半选单选的状态,使这些单元保持在高阻态,降低了1S1R交叉阵列中的泄漏电流,从而达到降低总功耗的目的。所以1S1R交叉阵列的研究受到了社会各界的广泛关注。本文以新型1S1R的Verilog-A模型为基础,设计1S1R交叉阵列的外围读写电路和探究选通器对1S1R交叉阵列性能的影响,包括读裕度（RM）,写裕度（WM）,读功耗（Pr）,写功耗（Pw）等。主要的创新工作和研究成果如下:1.本文以1S1R单元的Verilog-A模型为基础,设计出1S1R交叉阵列的外围读写电路,并用Cadence Vrituoso仿真软件对其进行测试。首先用线性三角波脉冲对1S1R模型和RRAM模型进行测试,实验结果表明,1S1R模型能降低存储器在高阻态时的电流。其次,根据1S1R交叉阵列的工作原理设计外围读写电路的各个模块,包括译码器电路,行电平转换电路,列电平转换电路和灵敏放大器等。接着,用CMOS器件对各个模块进行搭建,并且每个模块都给出了内部结构图和仿真结果图。确定各个模块能正常工作后,将它们连接在一起,应用到1S1R交叉阵列中,从1S1R交叉阵列的读写仿真中可以看出,1S1R单元可以经历完整的读写过程。实验结果表明此外围读写电路结构简单,功耗低,十分适合1S1R交叉阵列。2.完成对1S1R交叉阵列的外围读写电路设计后,以此读写电路为基础,探究选通器的参数(阈值电压(Vth),选通器的开态电阻(Rs-on),关态电阻(Rs-off),非线性（NL）)对于1S1R交叉阵列性能的影响。首先,在不同规模的1S1R交叉阵列的条件下,调节Vth的大小,观察1S1R交叉阵列的性能是否发生了变化。实验结果表明Vth对WM的影响较大,而对RM的影响较小,另外Vth的大小还会对最小读电压造成一定的影响。接着,根据1S1R交叉阵列的RM,WM,Pr,Pw最终确定Vth的大小。其次,用相同的方法确定选通器的Rs-on,Rs-off,NL的数值。研究结果表明Rs-on对WM影响较大,而Rs-off对RM和Pr影响较大,另外选通器的NL越大越好,但是根据选通器的数学公式模型和现实意义,NL不能无限制增加。最后将各参数确定的1S1R模块,添加到交叉阵列中,和原来的RRAM交叉阵列进行比较,实验结果表明1S1R交叉阵列很大程度上降低了泄漏电流。