SOI(silicon On Insulator,绝缘体上硅)技术从20世纪60年代开始受到关注,80年代以后又有了较大的发展,90年代后期进入部分商用领域。相比于体硅技术而言,SOI技术具有集成密度更高,寄生电容小,抗闩锁能力强,抗辐照能力强等特点。其优越的抗辐照特性使SOI技术首先在卫星、航天等空间应用领域获得重视,速度和功耗方面较大的改善则使基于SOI衬底的CMOS电路在更为广泛的应用领域备受青睐。薄膜全耗尽SOI器件表现出的更高电流驱动能力、陡直的亚阈值斜率以及良好的等比例缩小能力,不仅使SOI技术在高速、低压、低功耗电路中的优势更加明显,而且对于特征尺寸缩小到纳米量级后的集成电路有更大的应用潜力,ITRS Roadmap预测的未来五种非传统MOS器件中有四种是SOI器件。本文从物理基础模型,新型器件结构和材料以及可靠性方面对SOI MOSFET进行了研究学习,主要的工作和成果如下：1.论文通过学习和了解国内外SOI技术的发展情况,总结了SOI技术在应用中的优点和不足之处,明确了SOI技术在当今时代中的发展方向。介绍了现阶段主流的SOI材料制备工艺,包括主要的工艺流程,并且分析了每种工艺的优缺点。其次,从微电子技术的物理原理出发,通过求解泊松方程,建立了SOI MOSFET器件的沟道表面势模型,建立了全耗尽短沟道SOI MOSFET器件的阈值电压模型和亚阈值斜率模型,并且讨论了硅膜厚度与阈值电压的关系以及亚阈值斜率与沟道长度的关系,为后续的新型SOI MOSFET器件的研究提供了可靠的理论支持。2.论文将异质双栅(HMG)引入到SOI MOSFET,建立相应的解析模型,通过理论分析研究了新型栅极结构给SOI MOSFET器件带来的性能提高,结合应变硅技术,提出了新型的器件结构异质栅应变SOI器件(HMG SSDOI)。通过模型计算结果和ISE仿真结果可以看出,新型HMG SSDOI结构通过在沟道内建立阶梯电势,减小了漏端电压对源端势垒的影响,很好的抑制了漏致势垒降低效应,改善了器件的关态特性,同时由于阶梯电势的存在,提高了载流子进入沟道的初始速度,更快的到达饱和速度,应变硅技术的存在可以提高载流子的迁移率。使SOI MOSFET器件的性能得到了更大的提高。3.随着器件特征尺寸的不断减小,栅介质减薄带来的影响备受关注,论文介绍了ALD原子沉积技术制备二氧化铪的工艺流程,测试了由实验获得的二氧化铪薄膜的性质。在考虑量子化效应的条件下,对高k栅介质材料SOI MOSFET器件进行了阈值电压模型建立,分析了量子化效应和高k栅介质材料对SOI器件性能的影响。在采用新型栅介质材料的同时,论文对栅介质的结构进行了改变,从分析结果可以看出,采用新型栅介质材料和结构以后,不仅能够有效的降低器件栅极的泄漏电流,而且对DIBL效应的抑制能力更强,同时可以提高器件的载流子进入沟道的初始速度,更快的达到饱和速度,增强器件的传输性能。4.应变技术近年来得到了长足的发展,论文将新型应变技术引入到SOI器件当中,利用应变技术对Si材料能带结构的改变,对基础Si材料的参数进行了修正。并且对两种主流SOI器件应变结构(SGOI和SSDOI)的主要制备工艺进行学习,主要介绍了SIMOX方法、键合技术和“Ge浓缩”技术。建立了SGOI沟道表面势模型和阈值电压模型,从分析结果可以看出,将应变引入SOI器件结构以后,可以大幅度的提高SOI器件的性能,很好的抑制例如DIBL等二级效应,同时可以看到,模型计算结果与ISE仿真结构吻合较好,充分说明了模型的正确性。5.新型的SOI器件结构中存在严重的自加热效应,是SOI技术中一个重要的研究课题,本文从材料和结构两方面进行考虑,采用AIN材料代替传统的SiO2,并在埋氧化层中开启空洞,另外在应变SOI器件中建立了双台阶埋层结构,从仿真的结构可以看出,通过改变埋氧化层的热导率减小自加热现象,同时空洞的存在可以很好的抑制DIBL效应。双台阶埋层结构能够很好的降低器件工作时器件的温度,达到抑制自加热效应的结果,同时,在模拟的过程中,对埋层结构的参数进行多组实验,对器件的性能进行优化,从两种新器件结构的模拟结果来看,新材料和新结构的选用可以很好的抑制SOI器件中的自加热效应,极大的提高器件的性能。综上所述,本文在SOI MOSFET结构的基础上,提出了几种新型器件结构,通过数值仿真和物理建模对其进行了深入的理论分析,研究了它们的器件性能,得到了一些有意义的结果,为纳米SOI MOSFET的实用化提供了指导。