流水线结构模数转换器（ADC）兼顾精度与速度，在无线通信、医疗、生物等领域具有广泛的应用。基于数字校准的ADC设计是解决高速与高精度这一矛盾的重要研究点，具有十分重要的研究意义与价值。本文首先对近年来国内外校准方法进行了归类综述，在总结其优缺点的基础上给出了适合本次设计指标的校准方法研究方向。其次，简要介绍了流水线ADC的结构，分析了其误差来源，给出了ADC的性能判定指标。并简单数学分析了最小均方误差算法的原理。针对传统误差建模中存在的四个问题，本文在其基础上给出了随机误差的建模，并基于此，提出了一种改进的自适应步长盲均衡校准算法。仿真表明，改进的算法和传统的算法相比，在误差条件范围一致的情况下，各性能指标均有4~10dB的提升。同时，改进算法收敛速度更快，性能更稳定。考虑到深亚微米以及纳米级工艺芯片设计中线路间干扰越发严重，特别是在数模混合设计中，物理设计更加困难。本文在一种新的数值域——概率域内将盲均衡算法进行了重新设计。在设计中，本文提出了一种新的高精度加法器设计方法和一种新的低复杂度高吞吐率的乘加结构。最终仿真表明，在概率域中设计的盲均衡校准算法依旧可以正常工作，且可以在一定程度上校准非线性误差。最后，本文在权衡设计指标和实际设计困难的基础上，选择提出的第一种改进方法进行了实现设计，完成了基于MATLAB-FPGA的原型验证，以及基于SMIC0.13um工艺的芯片设计。芯片设计DIE面积约为2*1.2mm2。在模拟电路实际仿真的数据（200MHz采样频率，76.28MHz正弦输入信号）环境下，SINAD从36.15提高到76.33，SFDR从36.85提高到85.78，ENOB从5.71提高到12.39。结果表明符合设计指标要求。