论文部分内容阅读
集成电路的ESD (Electrostatic Discharge)防护设计是提高集成电路和电子系统可靠性的重要关键技术。本文分析了集成电路ESD防护设计及其应用背景,提出了新颖的ESD防护器件,满足了应用领域新技术的要求,并借助理论分析和TCAD (Technology Computer Aided Design)仿真设计研究了器件的工作机理,对有关结果进行流片实验和测试验证。具体研究内容和创新点如下：1.提出了基于0.35μm CMOS工艺的新型GGISCR (Gate-Grounded-nMOS Incorporated Silicon Controlled Rectifier)器件,相比目前通用的LVTSCR (Low Voltage Triggered Silicon Controlled Rectifier)器件,在不增加器件面积、不降低器件鲁棒性的前提下可将维持电压提升到7.9V,40μm宽度的GGISCR器件的失效电流达到4.4A,解决了传统ESD防护器件在器件面积、鲁棒性和维持电压三者之间折中矛盾的关键难题。论文借助使用TCAD仿真工具,研究了器件在ESD应力下的直观重要物理量,包括：电场、电流密度和碰撞离化率等,结合上述结果对其工作机制进行分析和阐述。有关结果发表在TED期刊,并申请发明专利。2.提出了基于0.35μm 40V BCD (Bipolar CMOS DMOS)工艺的改进型GGISCR器件,通过优化器件结构和并联小尺寸GGLDMOS (gate-grounded Lateral Double-diffused MOS)器件,完整地验证了其ESD防护的有效性,该设计成功应用于某上市公司的电源管理芯片的电源钳位单元。主要的创新点是基于BCD工艺的特点进一步缩小了器件的回滞窗口,失效电流达到3.5A。通过堆叠的方式极大地提高了器件的维持电压,解决了电源钳位单元存在的闩锁问题,满足18V和24V电源应用,技术指标优越。3.设计了一种新型ESD防护器件FP-LDMOS-SCR (Floating P+Lateral Double-diffused MOS Silicon Controlled Rectifier)器件,用于0.35μm 40V BCD工艺I/O接口的ESD防护。通过在LDMOS器件漏端设计浮空P+区,将器件的失效电流提升到2.7A,且不影响器件正常工作的I-V特性。FP-LDMOS-SCR器件提升了高压I/O接口的ESD鲁棒性且降低了闩锁风险。有关结果发表在MR期刊。4.在0.35μm 80V BCD工艺平台上设计了LDMOS-SCR器件,解决了传统LDMOS器件在ESD应力下出现过早失效的关键难题。TLP测得LDMOS-SCR器件失效电流值为4.3A。通过在漏端插入一个场氧结构,将LDMOS-SCR器件的击穿电压从92V提升到99V,进一步增强了器件耐压特性。5.设计了具有超高鲁棒性的ESD防护器件,其失效电流高达18.9A,满足IEC61000-4-2 15KV接触放电的ESD防护等级。主要的创新点是在对GGISCR器件的失效机理分析的基础上,设计了高效的圆形版图器件,其FOM(Figure of Merit)值为137AV/pF,比常规的多指条型版图性能提升73%,技术指标远优于目前业界的主流产品,有关结果已申请发明专利。6.设计了一种新型的穿通型五层N++P+PP+N++结构的TVS (Transient Voltage Suppressor)器件。其十二指条型器件获得超过10A的失效电流,不大于0.17pF的寄生电容,解决了传统TVS器件寄生电容过大影响系统信号完整性的问题,满足诸如USB3.0和HDMI1.4高速接口的系统级ESD防护应用,技术指标远优于目前业界的主流产品。有关结果投稿IEEJ期刊(已录用),并申请发明专利。