随着集成电路设计技术的不断发展与制造工艺的不断更新,片上系统的复杂程度也随之不断提高。当集成电路制造工艺发展到深亚微米级或纳米节点后,一颗处理器芯片上的门级逻辑单元甚至有上亿个乃至更多,这些都促进着芯片功能越来越强大,但另一方面,随之而来所产生的功耗也会越来越大。而功耗增加也会带来一系列问题,例如芯片的可靠性降低,封装和散热成本提高,以及芯片测试及验证分析成本增加等等。在如今的集成电路设计领域,功耗已然成为继面积、性能之后又一必须重视的因素。因此,针对集成电路进行低功耗设计的研究具有十分必要的价值与意义。本论文通过分析CMOS集成电路的功耗来源,总结出数字集成电路低功耗设计的基本途径。再然后分层次研究了如今数字电路设计领域的低功耗设计。针对AMD公司锐龙处理器DP/HDMI接口控制器模块,提出了一套完整的基于高质量时钟门控的低功耗设计方案进行RTL低功耗设计。先从功能模块电路的RTL设计阶段入手,再使用Powerartist工具对已完成的功能模块电路RTL设计进行功耗分析,产生功耗与时钟门控质量报告以及优化建议报告,基于优化建议采用Prism、ODC、LNR及LER四种优化方法完成RTL设计优化,提高时钟门控的质量,最后再次使用Powerartist工具对该模块进行功耗分析,检查功耗优化结果。数据表明,本论文提出的这套基于高质量时钟门控的低功耗设计方案能够大幅度降低功能模块电路乃至整个芯片的动态功耗。