论文部分内容阅读
扫频仪用来测量外部网络的幅频特性和相频特性,它在现代电子产品的研发和测试中占有重要的地位。本文对市场上扫频仪的几种主流结构及工作原理进行了分析,总结了它们的优缺点,在此基础上提出了一种优化设计方案。该方案从控制系统、扫频信号幅度调节、输入模拟通道、AD8302测量电路以及显示控制等几个方面进行了优化。主流方案的控制系统大多采用MPU或是DSP+FPGA实现,需要进行存储器扩展,结构比较复杂,系统总线暴露在外部,抗干扰能力受到很大的影响。因此本方案采用主频高达120MHz,性能强大,外设及存储资源丰富,满足设计应用开发需求的STM32F217作为主控制器。扫频仪的扫频信号源采用DDS芯片AD9854构成,拥有较高的集成度和出色的动态性能。系统输出信号的幅度调节采用两级衰减方案,-0.1dB步进衰减通过修改AD9854幅度寄存器实现,π型电路网络组成的程控衰减器实现-4dB步进衰减。程控衰减器采用三位一体结构,减少了金属外壳的开槽及通孔,制作成本低,安装维修方便。增益及相位差检测芯片AD8302是频率特性测量电路的核心,论文对输入模拟通道进行了简化设计,并通过提高AD8302耦合电容值改善了扫频仪在低频时的测量精度。LCD控制器RA8875解决了传统的FPGA显示方案在大尺寸高分辨率时刷新较慢的缺点,减少了控制器负荷量,提高了人机交互的性能。随着嵌入式技术的发展,Framework和Application的模型在嵌入式产品开发中得到了广泛的应用。基于STM32标准外设驱动库的扫频仪Framework包含了硬件资源的操作接口。本文在现有平台上实现了μCGUI软件包和μC/OS操作系统的移植以及任务设计,任务设计中重点介绍了数据处理任务,包括校准原理、AD8302相位测量中的二值性判断以及相位测量非线性造成的误差校准。经过测试,本扫频仪在系统结构复杂度、测试精度、抗干扰能力和降低成本等方面有了很大的改进。