随着信息产业的不断发展,人们需要高速、宽带的通信网络来互通信息。为了适应这种趋势,光纤通信正在逐渐取代传统的电缆通信。低功耗、低成本、高集成度的光发射接收机的研究方兴未艾。光接收机的重要任务之一就是从接收到的数据信号中提取出时钟信号,并通过时钟信号重新定时数据信号,消除噪声和干扰。可见,时钟和数据恢复电路是光纤通信和其它高速串行数字通信不可缺少的关键电路。 本论文的主要目标是,采用0.18μm CMOS工艺,分析、研究并实现符合STM-64(9.952Gb/s)级别的时钟和数据恢复电路。由于0.18μm CMOS工艺的限制,我们采用了半速率时钟锁相环的电路结构。这种电路结构适用于高速电路,且能实现1:2分接。锁相环采用非线性锁相环结构,鉴相器采用bang-bang鉴相器,环路滤波器采用无源滤波器,VCO采用正交LC振荡器。 本论文给出了时钟恢复电路的基本原理以及采用PLL型时钟恢复电路的完整的电路设计、模拟结果和版图设计。本次设计表明,采用该方案实现的时钟恢复电路主要功能工作正常,初步达到设计要求。