由于AXI总线本身的高性能以及ARM微处理器的广泛使用,使AXI成为SOC设计中应用广泛的总线标准。在基于AXI总线的SOC片上系统的设计中,提供各种与AXI总线兼容的外围设备显得极其重要,也是充分利用AXI总线带宽以及其他特性的关键环节之一,其中最为关键的就是设计出高性能的符合AXI协议标准的接口。DMA(Direct Message Access)操作方式下数据的读写无需CPU执行指令,由外设(DMA控制器)直接进行数据的读写。在基于AXI总线的SOC中,设计完全符合AXI协议的DMA控制器,实现外围设备和存储器之间的高速数据传递,提高整个系统的工作效率,是一件十分重要和有意义任务。本文研究分析AXI总线协议的细节,特别是总线信号的读写时序与实现方式,在此为基础提出了DMA控制器的整体结构和模块划分,设计了DMA控制器的各个子模块。对打包与解包、总线控制信号产生、命令缓存控制信号产生这些关键电路的设计作出详细的阐述。所设计的DMA控制器支持硬件通道与软件通道两种上报方式,具有自动维护上报数据的目标存储器的写指针功能,保证数据包有序而紧凑的上报。DMA控制器的多个逻辑通道可以处理不同格式的DRU包头,并为每一条逻辑通道设置了优先级,保证数据可靠地实现高速传输。本设计在VCS + Specman验证平台上对各功能模块进行仿真验证,仿真结果各子模块数据传送工作波形表明,所产生数据的传输命令和数据传输结果正确,设计已经实现规定的各项功能。本设计与其他子系统一起作为一个完整的芯片进行逻辑综合和布局布线,其中DMA控制器采用245.76M时钟进行约束。将整个系统逻辑综合结果下载到FPGA中进行联合调试,本文设计的DMA控制器能够正常完成数据上报。