论文部分内容阅读
单片微型计算机(单片机)自问世以来,因其小巧灵活、成本低、控制能力强、易于产品化等优势,在社会各领域中得到广泛的应用。然而,随着信息时代的到来,传统单片机固有的结构缺陷,使其呈现出诸多弊端。其速度、规模、性能等指标越来越难以满足用户需求、因此单片机芯片的开发,升级面临着新的挑战。进入20世纪90年代后,可编程逻辑集成电路技术进入飞速发展时期。器件的可编程门数超过了百万门,并出现了内嵌复杂功能模块的SoPC(System on aProgramable Chip)。这种大规模可编程逻辑芯片的出现为单片机芯片重构开辟了新的途径。本课题就是要以FPGA/CPLD(Field Programmable GateArray/Complex Programmable Logic Device)器件作为载体,以现代EDA(Electronic Design Automatic)技术为手段,以实现一个与MCS—51系列单片机指令兼容的微控制器芯片的IP(Intellectual Property)核。本文主要研究了应用EDA技术实现这一IP核的方法。 本文采用自顶向下(Top-down)的设计方法,根据设计流程,首先将单片机划分成几个大的模块,再向下划分成功能单一的模块。然后运用硬件描述语言VHDL(Very High Speed Integrated Circuit Hardware Description Language)对各个模块进行逻辑描述;同时应用EDA集成开发工具MAX+plus Ⅱ提供的时序模拟器对各个模块(包括各子模块和顶层模块)的功能进行软件仿真。完成软件仿真后下载到FPGA/CPLD器件中进行硬件级的测试。课题采用SE-5M型EDA实验箱对所设计的软核模块进行硬件级的测试。箱内的可编程逻辑器件是Altera公司的FLEX 10K(属于FPGA类型)系列器件中的EPF10K10LC84-4。由于EPF10K10LC84-4器件的逻辑门有限,本文单独完成了算术逻辑单元、定时器/计数器、串行口等模块的硬件级测试。 本课题的研究表明,应用EDA技术实现单片机结构设计的方法是完全可行的。以FPGA/CPLD所构造的单片机符合单片机快速、高效、小型、外围电路内装化的发展趋势。