MOSFET功率器件具有安全工作区大、易并联、开关速度快和驱动功率小等优点,在工业制造、高压传输、家用电器与航空航天等领域有广泛应用。但MOSFET功率器件的击穿电压和比导通电阻之间存在2.5次方的矛盾关系,当击穿电压增大时,导通电阻显著增加,导致器件性能下降。本文围绕如何提高器件击穿电压的同时改善电流特性,提出了三种MOSFET功率器件新结构:（1）一种具有多个P埋层的低导通电阻高压SOI LDMOS结构,该结构由阶跃掺杂漂移区和多个P埋层组成,P埋层的长度与浓度在垂直方向依次递减。利用多个P埋层,可以增加漂移区的掺杂浓度,从而降低其比导通电阻,并调制器件的内部电场,提高其击穿电压。另外漂移区浓度采用阶梯掺杂分布的方式,可以容纳更多的杂质原子,提供更多的电子来支持更高的电流,从而降低其导通电阻,并在器件表面产生一个新的电场峰,进一步提高了其击穿电压。仿真结果表明,PL-SOI LDMOS的比导通电阻为15.8 mΩ·cm~2,击穿电压为281 V。与传统SOI LDMOS相比,比导通电阻降低了35.8%,击穿电压提高了55.2%。（2）一种利用电子空穴导电增强电流能力的VDMOS结构,该结构由NMOS和PMOS组成。PMOS的栅极电压(VGP)从NMOS的漂移区内部引入,电子电流经过N漂移区中引栅极与漏极之间的等效电阻R,产生的电压降VGPD决定PMOS开关。提出的PN-VDMOS利用电子空穴同时导电来显著提高电流能力,仿真结果表明,PN-VDMOS的饱和导通电流为7.8×10-5 A。与传统VDMOS相比,饱和导通电流提升了336%,击穿电压也从455 V增加到514 V。（3）一种增强电流能力的堆叠MOS结构,该结构由LDMOS1与LDMOS2堆叠而成,利用一个U形栅极控制LDMOS1与LDMOS2。由于该结构拥有两个电流路径,其导通电流提升很大。器件内部引入P-top区改善漏极电场分布和增加LDMOS1漂移区浓度,从而改善器件击穿电压和比导通电阻。仿真结果表明,堆叠LDMOS器件的饱和导通电流为1.11×10-4 A、击穿电压为339 V和比导通电阻为36.3 mΩ·cm~2。与常规LDMOS结构对比,饱和导通电流提升了196%、击穿电压提高了31%和比导通电阻降低了42%。