论文部分内容阅读
随着电子器件向轻薄短小的方向发展,集成电路（IC）芯片遵循摩尔定律不断提高集成度并降低特征尺寸,而硅晶圆是IC芯片制造的主要基底材料。为满足当前轻薄化,小型化的封装要求,需要对硅晶圆进行减薄。在硅晶圆减薄过程中,不可避免的会造成硅晶圆损伤,这对晶圆的强度有直接的影响。如何检测和减小损伤层的深度是纳米级磨削的一项重要研究内容,采用分子动力学（Molecular dynamic,MD）模拟的方法,研究含硅通孔（Through Silicon Via,TSV）的晶圆背面磨削减薄中的相关力学问题具有重要意义,能为晶圆减薄工艺的发展提供理论指导。本文建立了单晶硅的纳米级磨削的分子动力学模型,研究其磨削机理和损伤机理,研究结果表明单晶硅纳米磨削过程中主要以单晶硅的挤压和剪切变形为主,相变是其主要的变形机理,损伤层主要以非晶硅为主;研究发现当磨削速度为160 m/s时,亚表面损伤层的深度最小;而随着磨削深度的增加,亚表面损伤层的深度也逐渐增大。同时研究了损伤层的力学性能,结果表明损伤层的杨氏模量相较于理想的单晶硅下降了2.49%,而强度极限下降43.58%。也就是说减薄工艺使得晶圆的强度有所下降。通过拉曼光谱法,MD模拟和理论模型的方法研究了纳米磨削过程中单晶硅残余应力产生及分布规律,研究结果表明磨削表面以残余压应力为主,随着深度的增加,残余应力逐渐由压应力转变为拉应力。磨削深度越大,表面的残余压应力也就越大。纳米磨削过程中残余应力的成因主要是相变,相变的产生导致模型体积的收缩,不均匀的体积变化导致减薄晶圆内产生了残余应力。为研究TSV晶圆内所填充的多晶铜的力学性能,建立了纳米晶体铜的MD模型,研究了应变率,晶粒尺寸和温度对纳米晶体铜力学性能和变形机理的影响,结果表明其力学性能对高应变率较为敏感,在低应变率下变化不大。晶粒尺寸在4.65-12.41 nm的纳米晶体铜塑性变形的主导机制是晶界滑动和晶粒旋转,位错成核和扩展不再是塑性变形的主导因素,且其弹性模量和流动应力等力学性能随着晶粒尺寸的增大逐渐增大,同时随着温度的升高逐渐降低。采用MD模拟系统地研究了TSV晶圆内部界面（Cu-Ta,Ta-SiO2,SiO2-Si）的界面性能,得到了三个界面的界面抗拉强度和抗剪强度以及失效应变,同时获得微纳米尺度下TSV晶圆界面的内聚力模型参数,并建立TSV晶圆背面磨削减薄的含内聚力界面单元的有限元模型（Finite Element-Cohesive Zone Model,FE-CZM）,研究磨削时的界面失效。结果表明TSV晶圆背面磨削时界面失效最先发生在Cu-Ta界面,其他界面随后发生失效。