传统的互连总线由于传输速率和系统拓扑结构的局限,已经不能满足处理器主频和性能不断增长的需要。在此背景下,嵌入式系统互连国际标准协会推出了RapidIO互连总线协议,它可实现1Gbps到60Gbps的通信速率而且几乎可以支持任何系统拓扑结构。因此,研究与设计基于RapidIO的高速传输接口,对于嵌入式系统互连具有重要的实际意义。本文首先分析了RapidIO分层体系结构的逻辑层、传输层和物理层的功能及结构,阐述了RapidIO的逻辑操作及包格式。在此基础上,设计了RapidIO串行物理层模块,并详细给出了其中的CRC检验码模块、8B/10B编解码模块、串并转换模块和通道同步模块等的设计原理及实现方案,讨论了电路的速度优化方法。为了研究RapidIO总线在嵌入式系统互连中的应用,提出了包括RapidIO模块、DMA模块、FIFO模块和片上存储器模块的通用RapidIO互连应用系统方案,分析了各模块的功能结构和参数设置,构建了RapidIO串行物理层和互连应用系统的测试模型,测试了含自主设计的RapidIO串行物理层应用系统与含Altera公司的RapidIO串行物理层应用系统的读、写、流写和维护读写事务,并对测试结果进行了对比分析。测试结果表明,自主设计的RapidIO串行物理层模块和嵌入式互连应用系统可以正常工作,但与Altera公司的RapidIO串行物理层模块的性能相比还有一定差距,需要继续对该串行物理层模块进行优化。