论文部分内容阅读
随着射频电路工作频率和集成度的不断提高,常规CMOS制造中使用的低阻硅衬底具有较大的损耗和串扰,较难实现射频性能优异的器件与电路。而SOI（Silicon on Insulator,绝缘层上硅）技术以其独特的结构,克服传统体硅材料的不足,具有低功耗、低串扰和低寄生电容等良好的高频特性。为了实现性能良好的射频片上系统,近年来SOI衬底的高频特性及基于SOI衬底的可集成、低损耗、低寄生效应的无源器件研究越来越多。共平面波导广泛用于单片微波集成电路的互联和匹配网络,因而基于SOI衬底的低损耗共平面波导研究非常重要。本文在广泛调研的基础上,应用电磁场理论和三维电磁场仿真软件HFSS对基于SOI的CPW（共平面波导）传输特性进行了大量仿真和分析,结果表明SOI衬底参数变化对其上的CPW损耗特性有显著影响:表层硅电阻率增大、底层硅电阻率增大、SiO2埋层厚度增大,传输损耗将减小;当表层硅为低阻时,其厚度增加使传输损耗增大;而当表层硅电阻率较高时,其厚度增加将使得损耗变小。在较清晰地掌握了SOI众多结构参数对其损耗性能影响的基础上,本文设计并在几种不同衬底参数SOI和高阻硅衬底上实现了特性阻抗为50Ω的CPW。测试分析表明0～40GHz频率范围内,基于SOI的CPW具有良好的传输特性,在上述频率范围内衰减较缓慢。以信号线宽44μm、间距30μm的CPW为例,40GHz时它在B型SOI上的损耗为-3.31dB,可以与高阻硅上的传输特性相比拟。为了拓展共平面波导在射频电路中的应用,本文基于上述SOI衬底上共平面波导的设计与实现,结合滤波器设计理论,设计并实现了不同SOI衬底及高阻硅衬底上的32GHz共平面波导型带通滤波器和25GHz共平面波导带阻滤波器。测试结果表明,性能最好的带通滤波器在中心频率31.6GHz处衰减为-4.23dB,带阻滤波器在中心频率25.8GHz处损耗为-15.3dB,它们在SOI衬底上能够完成相应的滤波特性,与高阻硅衬底上的滤波器特性相当。结合与CMOS技术兼容的硅基MEMS技术,本文提出并设计实现了基于SOI衬底的带V型槽的MEMS共平面波导,与体硅SOI共平面波导相比,在去除了信号线和地线之间SOI表层硅后,传输损耗明显改善,实验获得的MEMS共平面波导样品在四种具有不同衬底参数SOI衬底上损耗均减小了约50%。论文从传输理论出发,对不同介质层刻蚀结构的共平面波导模型进行分析,理论上获得的传输损耗改变趋势与实际测试一致。