成像,是电荷耦合器件(CCD)这种固体传感器的一个重要应用。TDI CCD(Time Delay-integration)器件是一种工作在延迟积分模式下的特殊线阵电荷耦合器件。本课题研究的内容,就是以国产的PtSi(铂硅)高分辨率可见光多抽头4096×96 TDI CCD为核心器件,组建可见光数字静态成像系统。以往CCD成像系统大多数采用以DSP(数字处理器)+FPGA(现场可编程门阵列)为架构构建数字静态成像系统。这种系统虽然因为DSP的数据处理能力强大而运算速度快,但是,由于是基于总线分时复用,所以,DSP和FPGA之间就需要频繁转换对系统的控制权,从而必然会降低整个系统的数据传输效率,增加系统时钟控制逻辑的复杂度,给系统的设计和应用带来诸多不便。本课题则采用了与以往不同的、以嵌入式NIOS II +FPGA构架为基础的成像系统方案。NIOS II处理器工作频率达百兆级,从而使得大部分指令可以在1个时钟周期内完成,获得超过250DMIPS(250×100 Million Instructions per second)的性能;另外,它还拥有灵活的可编程能力。FPGA则不仅拥有能让嵌入式系统的设备和应用实现最完美匹配的灵活性,并能以每通道较低的成本达到最高的数据吞吐量。所以,课题所设计的工作架构,可以大大简化系统设计的复杂性,降低系统的开发成本,增强系统运行的可靠性。本课题在深入研究4096×96TDI CCD器件的结构及其原理的基础上,设计了符合要求的成像物镜光学系统的性能参数,以复杂可编程逻辑器件(CPLD)为核心,设计制作了TDI CCD的驱动电路,并采取了相关双采样技术进行输出信号的降噪处理,同时,完成了12bitA/D转换处理。为实现完整数字图像的输出,设计并实现了多路数字信号的合成,且满足了系统输出数据速率20MHz的要求。最后,针对4096×96TDI CCD器件对均匀入射光的非均匀响应问题,提出了适合实验室条件的两点校正算法。分析了两点校正的原理,并采用NIOS II软核为处理器、与FPGA硬件相结合的工作模式,实现了实时非均匀性两点校正。论文最后部分为对系统的关键部件和系统的整体性能进行测试的内容。成像扫描的测试结果表明,系统性能稳定、可靠,图像均匀性较好,完全满足成像系统的要求。