论文部分内容阅读
本论文的研究方向是低功耗数模混合集成技术。本文不仅对该技术的基础理论进行了分析和研究,还应用到了三个设计实例中：离散型∑△模数转换器,连续型Σ△调制器,现场可编程混合信号阵列。集成电路设计发展到今天,低功耗和系统集成成为了两大研发主题。绿色电子的概念、便携式产品的普及与能源的日益紧缺使得低功耗成为设计的最重要目标；而将模拟信号处理电路与数字信号处理系统集成起来可以有效减小芯片面积、增强单片功能、提高芯片速度并降低芯片成本。在这样的背景下,本论文深入研究了低功耗数模混合设计的各种方法,并进行了翔实的理论分析。Σ△模数转换器(ADC)包括模拟调制器与数字滤波器,是一种典型的数模混合系统。高质量音频与高精度电表等应用需要带宽100kHz左右、分辨率16位上下的ADC。本文针对该指标设计了一款离散型Σ△ADC,采用一级两阶结构、单位量化方式,在第一级放大器中应用了斩波稳零技术以降低闪烁噪声与失配对调制器的影响,在放大器输入级设计中采用亚阈值设计技术提高了相同功耗下的放大器增益和带宽。测试结果表明该ADC模拟部分功耗9.8mW,数字部分功耗5.7mW,动态范围92dB,达到了国际水平。已经广泛应用的3G无线通信系统、具有多模特性的手机收发器与多种通信标准需要更高的ADC带宽,传统的离散型Σ△调制器已无法满足要求。连续型∑△调制器在1MHz以上带宽应用中比离散型具有更低功耗、更高带宽和更省面积的三大优点,然而其缺陷同样显著：时钟抖动敏感,工艺偏差影响大和环路延时要求严格,从而应用受到限制。本论文针对其缺点,提出了一种创新的时钟抖动与工艺偏差的联合矫正技术,大大提高了连续型调制器抗抖动和工艺偏差的能力。仿真结果表明,一款三阶连续型调制器的矫正后信噪比提高了30dB以上,其系数偏差在工艺误差为±30%的情况下调整到了±2.8%以内。当前数据处理的主流方法是以数字方式处理,其实现方式包括DSP和FPGA,因而在处理模拟信号的时候,需要用ADC作为输入接口与DAC作为输出接口,不仅增加了设计的复杂性,还需要额外的功耗和面积。为了节省功耗同时不牺牲功能,本论文设计了一款现场可编程混合信号阵列,其中包括可编程模拟阵列、可编程数字阵列、微控制器、SPI通信协议与时钟电路。测试结果显示该芯片功能完整,可以实现多种复杂的模拟、数字和混合信号的处理操作,且功耗比市场上同类产品略低。