随着深亚微米工艺日益成熟,集成电路芯片的规模越来越大。数字IC从基于时序驱动的设计方法,发展到基于IP复用的设计方法,并在SoC设计中得到了广泛的应用。在基于IP复用的SoC设计中,片上总线设计是最关键的问题。为此,业界出现了许多片上总线标准。其中,由ARM公司推出的AMBA片上总线受到了广大IP核开发商和SoC系统集成者的青睐,已经成为一种流行的工业标准片上结构。AMBA2.0定义了三类总线,包括了AHB(Advanced Highperformance Bus)、ASB(Advanced System Bus)和APB(Advanced PeripheralBus)。APB中的APB桥(APB Bridge)介于AHB总线和APB总线之间,是连接AHB总线和外部接口的一个重要部件。本文在以龙芯1号CPU——GS32S为AHB总线Master的基础上,提出了一种基于AMBA2.0总线的APB桥设计方法,主要进行了以下三个方面的研究工作:一、比较了各种片上总线标准,分析了AMBA2.0总线规范较其他总线规范的优势,对AMBA2.0进行了深入的研究,提出了满足以龙芯1号CPU GS32S为AHB总线Master的APB桥设计思想,以达到适应单独读写、连续读写和背靠背读写的传输方式。二、对目前行业界流行的两种硬件描述语言VHDL和VeriLog HDL进行了分析对比,选择在门级开关电路描述方面较强的VeriLog HDL语言设计能实现完成以上传输方式的APB桥模块。三、用VeriLog HDL语言编写了测试激励程序(testbench),通过ModelSim开发软件,对所设计的模块进行了时序仿真。通过QuartusⅡ开发软件,为生成的模块配置下载文件,完成了硬件测试,实现了设计要求。本研究成果完成了AHB传输协议向APB传输协议的转换,实现了低速外设与高速CPU之间的协调模块的设计,在公司产品中得到了应用。