随着以ZigBee为代表的无线传感网络产品的爆炸性增长，对于低功耗集成电路的需求十分迫切。模数转换器（Analog-to-Digital Converter，ADC）作为模拟和数字信号的接口，在无线传感网络产品应用中扮演着重要角色。为了满足这些需求，低功耗模数转换器的设计已经成为当前数模混合信号设计领域的研究热点之一。 论文针对ZigBee射频接收系统的应用背景，设计了一款分辨率为7比特、采样频率为16MHz的流水线结构ADC。在详细分析了流水线结构ADC误差来源的基础上，设计了2．5位/级的增益数模单元电路。在低功耗方面，采用了“无采样保持+运放共享”的低功耗设计技术。通过对经典两相时钟电路的改进解决了运放共享时无失调清零的问题；反馈极性翻转方法的采用，减小了由于运放共享产生的记忆效应影响。作为流水线结构ADC中的核心模块，运算放大器性能的好坏直接影响着ADC的整体性能，论文给出了运算放大器的详细设计过程，包括运放指标的确定、电路结构的选择、运放电流的选取和以及运算放大器仿真方法等。数字校正技术的使用降低了对比较器失调的要求，因而设计了功耗较低的动态比较器。 论文基于SMIC0．18μm1P6M混合信号工艺，完成了低功耗ADC的电路和版图设计。电源电压为1．8V，芯片面积为0．28μ㎡。后仿真结果表明，在16MHz采样频率下，当输入频率为3．015625MHz的正弦信号时，得到的SNDR为42．8dB，SFDR为57．6dB，功耗为2．4mW，功耗优质因子达到1．3pJ/step，满足ZigBee射频接收芯片低功耗设计的要求。