在语音信号处理过程中,会受到干扰噪声的影响,语音处理系统的性能会急剧下降。针对此问题,语音去噪算法能够尽可能从带噪语音中提取纯净的语音,提高信噪比,研究语音去噪算法在语音信号研究领域有着重要的意义。通过查阅大量相关国内外文献期刊,传统的语音去噪方法如小波变换、滤波去噪算法等针对特定噪声效果明显且自适应性差,并且大部分算法侧重理论研究,耗时性大,未能在硬件平台实现。所以本文提出了基于经验模态分解(Empirical Mode Decomposition,EMD)和快速独立分量(Fast Independent Component Correlation Algorithm, FastICA)两种语音去噪算法的设计方案,并在FPGA平台上编写程序实现。本文完成的主要工作为：在算法仿真方面,首先在MATLAB开发环境下对EMD算法和FastICA算法进行仿真,采用TIMIT语音库和Noise-92噪声库作为测试集,将纯净语音和噪声信号以不同信噪比进行混合,通过对混合信号的处理结果来验证算法的正确性。在算法实现方面,FastICA算法在Quartus开发环境下采用Verilog硬件描述语言实现,采用标准测试集,在modelsim环境下做时序仿真验证。将其封装成IP核,添加到SOPC架构中。EMD算法在NIOS II IDE环境下利用C语言编写完成,针对一些耗时的步骤,采用浮点数定制指令集进行加速。在系统实现方面,以NIOS II处理器作为控制核心,以MIC接口采集语音数据,与存储在片上ROM的噪声数据以不同信噪比混合,分别采用EMD算法和FastICA算法进行处理,LTM液晶屏作为语音波形的输出。最后在友晶DE2-115开发平台验证实现。经测试证明,本系统完成了语音去噪的功能,达到了设计指标。在时钟50MHz下,FastICA算法处理1秒采样率8K的语音数据时间为10.08ms。EMD算法提高信噪比9.326dB,优于FastICA算法。其在语音编码、语音识别等方面有着广泛的应用背景。