采用传统的Al GaN/GaN异质结结构的GaN HEMT（Gallium Nitride High Electron Mobility Transistor）器件表现出常开特性,造成其应用困难,因此,增强型GaN基功率器件受到了广泛的关注与研究。目前,采用增强型Si MOSFET（Silicon Metal-OxideSemiconductor Field Effect Transistor）器件与耗尽型GaN HEMT器件级联的共源共栅晶体管（Cascode FET）是主流的商用增强型器件之一。然而,目前的商用Cascode FET器件的击穿电压较低,并且采用键合线将分立的Si器件和GaN器件连接后封装起来,长互连距离引入了较大的寄生电感。本文针对上述Cascode FET器件存在的两个主要问题展开研究,主要研究内容和结果如下:首先,本文采用LTspice电路仿真软件搭建了双脉冲仿真测试电路,对Cascode FET器件在关断期间的电压分布过程和互连寄生电感对开关特性的影响进行了分析。结果表明,GaN HEMT器件是Cascode FET器件关断时承担高电压的主体结构,互连线产生的寄生电感会在器件开通时产生较大的开关损耗。然后,本文对GaN HEMT器件进行了耐压优化,设计并制备了一种肖特基-欧姆混合漏电极GaN HEMT器件。该器件的击穿电压在栅漏间距为18μm时达到了1270V,与欧姆漏电极GaN HEMT器件相比提高了66%,并且,混合漏电极的引入对器件的转移特性和输出特性影响很小。与纯肖特基漏电极器件相比,该器件获得了同等级的击穿电压,同时解决了因肖特基势垒引入造成器件存在开启电压的问题。对比了具有不同栅漏间距的肖特基-欧姆混合漏电极GaN HEMT器件的电学性能,结果表明,栅漏间距的增大可以有效提升器件的击穿电压,但也会造成导通电阻增大,这一问题需要根据实际需要进行权衡。最后,本文设计了一种具有新型结构的Cascode FET器件,该器件采用了肖特基-欧姆混合漏电极结构,同时Si器件与GaN器件集成在单个衬底上。级联结构中的Si器件采用了LDMOS（Laterally-diffused Metal-oxide Semiconductor）结构以提升其击穿电压,并引入了体导出区以减弱浮体效应;GaN HEMT器件采用肖特基栅极结构以获得更小的阈值电压;采用200 nm厚的Si N绝缘层对Si器件与GaN器件进行电气隔离,并减弱极化电荷对Si器件的影响。采用转移印刷技术,成功实现了GaN材料与Si材料的单片异质集成,并在此基础上,成功制备了基于肖特基-欧姆混合漏电极结构的Cascode FET器件。该器件的互连长度缩短至50μm,可以有效降低寄生电感;阈值电压达到3.5 V,成功实现常关特性;导通电阻为46.5Ω·mm;级联结构中GaN HEMT器件的栅漏间距为18μm时,Cascode FET器件的击穿电压高达1730 V。