当今世界，各种电子产品层出不穷，例如性能不断增加的手机，更加便捷的平板电脑。在这些不断更新的电子产品中，集成电路作为其中的重要组成部分，起着不可忽视的作用。而光刻技术作为集成电路发展的发动机，在其中的作用更是功不可没。集成电路芯片是在一片硅片上，通过淀积，光刻，蚀刻，注入等各种工艺手段形成器件和连接器件的连线，最终制造出具有一定功能的产品。衡量一块芯片的先进程度一个重要的指标是光刻工艺中的关键尺寸。目前集成电路的世界主流技术是28nm，即电路中最小的关键尺寸是28nm。国内目前量产的主流技术是65nm，和世界的差距在2个世代。集成电路芯片是由很多层电路一层一层叠加起来的，如果当层和前层没有对准的话，芯片就不能正常的工作，因此保证当层和前层的套准精度也是极为重要的。一般套准精度定义在关键尺寸的1/3,因此针对目前国内主流的65nm技术，套准精度必须在20nm以内。影响套准精度的原因有很多种，例如曝光机的工作台移动误差，工作台的同步误差，工作环境的温湿度变化，各个电路层不同的工艺产生的各种工艺影响，晶片上的记号的误差。本文通过对影响套准精度的各种原因的分析，针对不同层的特性引入了加装高精度冷板，偏轴对准手段，并通过对PIE(工艺诱导误差)的补偿，以提高层间的套准精度。