随着集成电路的发展进入到后摩尔时代,FinFET制造工艺逐步取代平面CMOS工艺,成为了主流的集成电路制造工艺。FinFET器件的使用,在提升集成电路性能的同时,进一步降低了功耗和面积开销。然而特征尺寸的缩减、集成度的提高、电源电压的降低以及电荷共享机制,导致集成电路对于辐射引起单粒子多点翻转等单粒子效应问题愈发敏感。尽管许多应对单粒子效应的加固设计方案已经被提出,但对于FinFET器件的单粒子效应及加固技术研究却仍处于起步阶段,有待深入研究。本文介绍了FinFET器件的发展以及工艺缩减引发的可靠性问题,研究了单粒子效应的产生、分类、危害以及电荷共享机理,并详细介绍了单粒子多点翻转的电路级加固锁存器设计方案,分析了各自的工作原理、容错原理及优缺点。为了有效应对FinFET工艺下的单粒子效应问题,改进现有多点翻转加固锁存器的不足之处,本文基于输入分离C单元和时钟门控技术,提出了两种高可靠的多点翻转自恢复锁存器ISC-TRL和ISC-QRL。通过四级精妙的阵列型级联方式,保证了本文提出的两种加固锁存器内部发生任意三点翻转或四点翻转后,错误均会被逐级过滤,并自恢复到正确状态。本文的主要研究成果及创新点如下:（1）提出的ISC-TRL锁存器可实现100%的三点翻转自恢复性能和99%的四点翻转自恢复性能。此外,14nm FinFET工艺下进行了HSPICE仿真分析,结果表明相比于另外的8种多点翻转加固锁存器,ISC-TRL锁存器临界电荷较大,可靠性较高,且仅增加了3.85%的平均面积开销,但平均延迟降低了89.58%,平均功耗降低了49.25%,平均延迟功耗面积乘积降低了89.81%。（2）提出的ISC-QRL锁存器可实现100%的四点翻转自恢复性能。此外,14nm FinFET工艺下进行了HSPICE仿真分析,结果表明相比于另外8种多点翻转加固锁存器,ISC-QRL锁存器有着最高的可靠性,且平均延迟降低了89.58%,平均功耗降低了36.56%,平均延迟功耗面积乘积降低了83.01%,不过为了实现最高的可靠性,平均面积开销增加了38.46%。（3）本文提出的设计方案具有可扩展性、内部节点无高阻态、适用于不同频率且无需特殊的尺寸设计便可正常工作,此外14nm FinFET工艺下的工艺、电压和温度波动分析以及详细的蒙特卡洛仿真结果表明,本文提出的加固锁存器性能稳定,延迟和功耗均对工艺、电压和温度波动不敏感。