随着近年来多核处理器技术的发展,处理器上集成的核数量越来越多,这就要求程序员必须掌握并行程序的开发技术。各种并行开发模型已经比较成熟,如基于谷歌MapReduce思想和共享内存架构在多核处理器上实现的并行框架,独立于语言的、与处理器和操作系统无关的核间通信接口MCAPI都已经开始使用。目前,使用多个低频率的核经过Mesh网络架构集成到一个处理器上已经在处理性能上达到先进水平,而Tilera系列处理器就是其中的代表。本文首先研究了Tilera多核处理器的架构和核间通信模型,其最大的特点就是基于二维iMesh网络的系统架构和通信模型。其次,针对两种通用并行编程模型MCAPI和Phoenix进行研究,并对其在Tilera多核处理器上进行了实现。最后,在Phoenix并行编程模型基础上实现了并行化的图像增强算法。为了验证并行算法在Tilera多核处理器上的效率,对在Tilera TILE-GX36上实现的MCAPI核间通信效率进行了测试。同时对Phoenix框架的标准测试集进行了性能测试与分析,并发现并行核数量与程序执行之间存在的问题,其性能瓶颈主要是I/O压力造成的。最后对使用Phoenix实现的低照度图像增强算法进行了测试,使用不同核数量和不同大小的输入数据对性能进行分析,验证了Phoenix并行框架对程序运行效率的提升是具有普遍性的并且易于实现。