以NAND Flash作为存储介质的固态盘(Solid-State Drive,SSD)具有高性能、低功耗等特点,已经逐步应用于军事、车载、航空等多个领域,是存储系统发展的主要趋势之一。然而随着Flash工艺深入到25nm甚至以下,且结构从SLC到MLC再到TLC,单位存储容量越来越大,数据差错率也越来越高,目前固态存储系统的数据容错却仍然依赖于传统磁存储系统的一些纠错技术,不完全符合固态存储介质的技术特点,难以充分发挥其性能优势。低密度奇偶校验码(LDPC)具有很强的随机纠错能力、并行快速译码等特点,但是固态存储领域的高编码率、硬件空间小等特点对LDPC在存储领域的应用提出了许多挑战。为此,本文根据闪存的随机差错特性,基于LDPC编码技术研究新的适合闪存的纠错编码技术。本文的主要工作如下:1.首先,提出了基于错误区间的比特翻转译码算法,该算法不仅适用于SLC-SSD,也适用于MLC-SSD。该算法通过有效克服翻转译码算法译码过程中偶数个比特同时翻转的缺点和抑制错误信息在译码过程中的传播,可以很大程度上提高比特翻转的纠错能力和收敛速度。实验结果表明该算法可以有效地提高比特翻转的纠错能力和译码速度,并且易与其它比特翻转译码算法进行结合,获得更好的性能。2.在此基础上,本文通过构建基于高斯信道的多次读固态存储模型,可获得闪存不同生命周期阶段的精确信道信息。根据不同生命期的差错率,该模型可利用最大化互信息(Maxmize Mutual Information)方式来优化错误区间得到最佳q值,进而对模型进行了仿真实验验证,实验结果表明理论q值与仿真实验基本一致。3.最后,本文在FPGA上实现了所提基于错误区间的译码算法的关键电路,仿真实验表明算法关键电路硬件资源占用小,适用于应用,且易与其它翻转算法进行结合。