片上网络（NoC）与众核技术的结合在带来高并行度、高扩展性的同时，也带来高复杂度等设计挑战。如何在系统级设计的早期探索基于NoC的众核设计空间，成为当前亟需解决的问题之一。本文以SystemC为建模工具，研究基于NoC的众核系统级建模方法，建立优化的RTL级、周期精确的事务级NoC模型和集成ARM的众核系统级仿真平台。论文的主要工作如下：首先，使用周期精确的寄存器传输级（RTL）建模方法，建立NoC系统级模型，并针对NoC可扩展性问题研究提高仿真速度的建模优化方法。以包-连接电路作为NoC协议，建立仲裁、路由和网络规模可配置的RTL模型；通过定量分析RTL模型中的模块、信号以及进程与网络规模的关系，提出弱化路由结点层次结构、进程归并和交叉开关虚拟化的优化方法，对大规模NoC网络的仿真效率进行了有效优化。“满”负载测试表明：RTL优化模型具有良好的可扩展性，比优化前的仿真时间平均减少了48%。其次，为了提高建模效率和研究网络性能，使用周期精确的事物级建模方法，建立NoC系统级模型。使用隐式状态机和事件驱动完成NoC路由结点建模；通过分析归纳出3ｘ3标准网格，对其它规模的网络，根据其结点在标准网格中的映射关系，设计一种自动互连算法，完成高维序数网络的自动生成。“满”负载测试结果表明：事务级模型比RTL优化模型的仿真时间平均减少53%。最后，使用周期精确的事物级建模方法，建立集成NoC与ARM处理器的众核仿真平台。先对ARM指令集模型进行SystemC封装，针对开源的事务级AHB总线设计主设备接口、资源网络接口和DMA，建立ARM-SoC系统，再与事务级片上网络集成，得到MPSoC-NoC系统级仿真平台。矩阵连乘两种方案的量化分析表明该平台可用于设计空间探索。