随着雷达技术的发展,雷达工作体制的多样化,复杂化及各种体制的综合利用,电子对抗面临的电磁环境越来越复杂。雷达信号分选成为电子对抗领域的一个关键技术。只有正确的识别出目标雷达的类型,才能有效的对敌方雷达进行干扰。随着现代电子技术的发展,可编程器件(Field Programmable Gate Array—FPGA)越来越多的应用到实际中,数字信号处理器(Digital Signal Processor—DSP)的性能也不断提升,本文介绍一种利用DSP—ADSP-TS201和FPGA—Virtex4搭建的硬件平台,协同处理实现雷达信号分选的电路。本文首先对雷达信号的处理过程做了简单的介绍,然后详细介绍了几种常用的雷达信号分选算法,并对这些算法做了比较分析。结合几种算法各自的优缺点,选定SDIF算法作为本设计的主要分选算法。根据硬件平台设计和算法实现的实际情况,最后给出了一套完整的设计方案。主要的工作内容如下：1、搭建硬件平台,主要包括有系统供电电源、DSP、FPGA、双端口RAM、外部存储器、配置电路及必要的外围电路等。2、编写VHDL语言,实现FPGA内部的逻辑功能模块,在采样时间内,完成对雷达信号的脉宽,到达时间等参数的采集等预分选工作。3、编写DSP中相应的分选算法程序。FPGA预处理后的数据送入到双端口RAM中,DSP从双端口RAM中读取数据,利用分选算法进行相应的数据处理,完成信号分选工作。实践证明,此信号分选处理板能完成多部多种雷达信号的分选,有较强的分选识别能力。